公开(公告)号：CN108932161A

公开(公告)日：2018-12-04

申请号：CN201810475203.4

申请日：2018-05-17

Applicant: 瑞萨电子株式会社

Inventor： 植木浩 ,  肥田英司

IPC: G06F9/48

CPC classification number: G06F12/0246 ,  G06F2212/7203 ,  G06F2212/7205 ,  G11C16/16 ,  G11C16/3459 ,  G11C29/021 ,  H01L27/11521 ,  H01L27/11531 ,  G06F9/4818

Abstract: 本发明的目的是提供能够在保持高中断响应性能的同时抑制电路规模增加的半导体器件及其控制方法。根据实施例，一种半导体器件包括：闪存存储器，其中存储N个中断子例程程序；中断控制电路，其检测中断的发生；计数器，其基于中断控制电路的检测结果来确定N个中断因素的相应发生概率；中断缓冲存储器，其中存储与N个中断因素中的被确定为发生概率高的前M个中断因素对应的M(M