公开(公告)号：CN105893270A

公开(公告)日：2016-08-24

申请号：CN201510321721.7

申请日：2009-05-28

Applicant: 瑞萨电子株式会社

Inventor： 石川直 ,  猪狩诚司 ,  永山博美

IPC: G06F12/04

CPC classification number: G06F12/04 ,  G06F9/30025

Abstract: 本发明提供一种数据处理装置，其在双端方式中，能够不拘泥于字节序的种类而共同地使用程序，并且能够使向量表共同化。指令被固定为小端，在指令执行时使用的数据的字节序是可变的。向量表的各向量地址的尺寸是32位，数据访问时的位数最大是32位。CPU进行指令提取，在提取的指令的执行前，例如对存储器进行32位数据访问。这时，CPU不依赖于数据的字节序的种类，以在数据寄存器的字节单位的各地址中储存的数据的地址和对齐，与以指令的小端决定的数据的地址和对齐成为相同的方式，控制对齐器。

公开(公告)号：CN102150139A

公开(公告)日：2011-08-10

申请号：CN200980135616.7

申请日：2009-05-28

Applicant: 瑞萨电子株式会社

Inventor： 石川直 ,  猪狩诚司 ,  永山博美

IPC: G06F12/04

CPC classification number: G06F12/04 ,  G06F9/30025

Abstract: 本发明提供一种数据处理装置，其在双端方式中，能够不拘泥于字节序的种类而共同地使用程序，并且能够使向量表共同化。指令被固定为小端，在指令执行时使用的数据的字节序是可变的。向量表的各向量地址的尺寸是32位，数据访问时的位数最大是32位。CPU进行指令提取，在提取的指令的执行前，例如对存储器进行32位数据访问。这时，CPU不依赖于数据的字节序的种类，以在数据寄存器的字节单位的各地址中储存的数据的地址和对齐，与以指令的小端决定的数据的地址和对齐成为相同的方式，控制对齐器。