-
公开(公告)号：CN110189782B
公开(公告)日：2024-09-27
申请号：CN201910130269.4
申请日：2019-02-21
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
Abstract: 本申请的各实施例涉及半导体器件。提供了能够稳定地处理具有低压电源的电压电平的信号的半导体器件。半导体器件包括具有根据阈值电压的电平变化存储数据的多个存储晶体管和向存储晶体管的每个栅极提供每个电压的多个存储栅极线的第一存储块和第二存储块。半导体器件还包括：与第一存储块对应地设置的用于驱动多个存储栅极线的第一电压控制线和第二电压控制线以及与第二存储块对应地设置的用于驱动多个存储栅极线的第三电压控制线和第四电压控制线。该半导体器件还包括用于驱动第一电压控制线和第三电压控制线的第一译码器；用于驱动第二电压控制线和第四电压控制线的第二译码器；以及控制要提供给第一译码器和第二译码器的电压的电压控制电路。
-
公开(公告)号：CN109545262A
公开(公告)日：2019-03-29
申请号：CN201811084744.0
申请日：2018-09-18
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
IPC: G11C16/14
Abstract: 本公开涉及半导体存储装置和用于控制半导体存储装置的方法。为了减少半导体存储装置的验证处理所需的时间，根据一个实施例的半导体存储装置包括多个单位存储器阵列，每个单位存储器阵列包括多个存储器块、感测放大器和验证电路。当半导体存储装置执行验证处理时，将对应于验证数据的脉冲施加到每个存储器块的每个存储器单元，并且将对应于验证数据的期望值设置到每个验证电路。每个验证电路通过将由感测放大器读取的存储数据与期望值进行比较来执行验证处理。
-
公开(公告)号：CN106575524A
公开(公告)日：2017-04-19
申请号：CN201480081190.2
申请日：2014-08-14
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
Abstract: 本发明提供一种半导体器件，其具备：包含多个分裂型存储器单元(250L)的第一存储器簇(1L)；包含多个分裂型存储器单元(250R)的第二存储器簇(1R)；与分裂型存储器单元(100L)的控制栅极(CG)连接的第一控制栅极线(CGL)；以及与分裂型存储器单元(100R)的控制栅极(CG)连接的第二控制栅极线(CGR)。半导体器件还具备与分裂型存储器单元(100L)的存储栅极(MG)连接的第一存储栅极线(MGL)、和与分裂型存储器单元(100R)的存储栅极(MG)连接的第二存储栅极线(MGR)。
-
公开(公告)号：CN110176924B
公开(公告)日：2025-03-14
申请号：CN201910122847.X
申请日：2019-02-19
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
IPC: H03K19/0185
Abstract: 本公开的各实施例涉及半导体器件。提供了一种电平移位器，其可以保持操作裕量并增强超过击穿电压防止效果。实施例中的电平移位器包括耦合在成对的第一导电类型交叉耦合晶体管与成对的第二电类型输入晶体管之间的超过击穿电压防止电路。超过击穿电压防止电路包括被串联耦合到彼此的第一导电类型第一晶体管和第二导电类型第二晶体管，以及在较高电势侧上被串联耦合到所述第一晶体管和所述第二晶体管的第一导电类型第三晶体管。
-
公开(公告)号：CN110176925B
公开(公告)日：2025-02-25
申请号：CN201910123283.1
申请日：2019-02-19
Applicant: 瑞萨电子株式会社
IPC: H03K19/0185 , G11C16/30
Abstract: 本公开的实施例涉及半导体装置。为了使负电压电平移位器即使在输入信号的高电平的电压值被降低时也稳定地操作，半导体装置中的负电压电平移位器包括第一电平移位器、第二电平移位器和第一中压生成电路。所述第一电平移位器将输入信号的高电平从正的第一电源电压转换为第一中压。所述第二电平移位器将所述第一电平移位器的输出信号的低电平从第三电源电压转换为低于所述第三电源电压的负的第四电源电压。所述第一中压生成电路以使所述第一中压高于所述第一电源电压但低于第二电源电压的方式来生成所述第一中压，并且包括源极跟随器NMOS晶体管和钳位PMOS晶体管。
-
Patent Agency Ranking
公开(公告)号：CN105845178B
公开(公告)日：2019-11-08
申请号：CN201610051314.3
申请日：2016-01-26
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
Abstract: 本发明涉及一种半导体器件。非易失性存储器的解码电路中的电平移位器的数量减少。半导体器件由电可重写非易失性存储器单元阵列和解码电路构成，解码电路产生用于存储器栅极线即字线的驱动器的选择信号。解码电路包括在预解码之后将信号升压的电平移位器。通过解码被逻辑运算电路中的电平移位器升压的预解码信号，产生选择信号。在各电平移位器的前一级中，设置用于根据操作模式将预解码信号的逻辑电平反转的逻辑门。当解码升压后的预解码信号时，逻辑运算电路根据操作模式执行不同的逻辑运算。
-
公开(公告)号：CN110189782A
公开(公告)日：2019-08-30
申请号：CN201910130269.4
申请日：2019-02-21
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
Abstract: 本申请的各实施例涉及半导体器件。提供了能够稳定地处理具有低压电源的电压电平的信号的半导体器件。半导体器件包括具有根据阈值电压的电平变化存储数据的多个存储晶体管和向存储晶体管的每个栅极提供每个电压的多个存储栅极线的第一存储块和第二存储块。半导体器件还包括：与第一存储块对应地设置的用于驱动多个存储栅极线的第一电压控制线和第二电压控制线以及与第二存储块对应地设置的用于驱动多个存储栅极线的第三电压控制线和第四电压控制线。该半导体器件还包括用于驱动第一电压控制线和第三电压控制线的第一译码器；用于驱动第二电压控制线和第四电压控制线的第二译码器；以及控制要提供给第一译码器和第二译码器的电压的电压控制电路。
-
公开(公告)号：CN110176925A
公开(公告)日：2019-08-27
申请号：CN201910123283.1
申请日：2019-02-19
Applicant: 瑞萨电子株式会社
IPC: H03K19/0185 , G11C16/30
Abstract: 本公开的实施例涉及半导体装置。为了使负电压电平移位器即使在输入信号的高电平的电压值被降低时也稳定地操作，半导体装置中的负电压电平移位器包括第一电平移位器、第二电平移位器和第一中压生成电路。所述第一电平移位器将输入信号的高电平从正的第一电源电压转换为第一中压。所述第二电平移位器将所述第一电平移位器的输出信号的低电平从第三电源电压转换为低于所述第三电源电压的负的第四电源电压。所述第一中压生成电路以使所述第一中压高于所述第一电源电压但低于第二电源电压的方式来生成所述第一中压，并且包括源极跟随器NMOS晶体管和钳位PMOS晶体管。
-
公开(公告)号：CN109545262B
公开(公告)日：2023-11-03
申请号：CN201811084744.0
申请日：2018-09-18
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
IPC: G11C16/14
Abstract: 本公开涉及半导体存储装置和用于控制半导体存储装置的方法。为了减少半导体存储装置的验证处理所需的时间，根据一个实施例的半导体存储装置包括多个单位存储器阵列，每个单位存储器阵列包括多个存储器块、感测放大器和验证电路。当半导体存储装置执行验证处理时，将对应于验证数据的脉冲施加到每个存储器块的每个存储器单元，并且将对应于验证数据的期望值设置到每个验证电路。每个验证电路通过将由感测放大器读取的存储数据与期望值进行比较来执行验证处理。
-
公开(公告)号：CN106575524B
公开(公告)日：2020-10-23
申请号：CN201480081190.2
申请日：2014-08-14
Applicant: 瑞萨电子株式会社
Inventor： 樫原洋次
Abstract: 本发明提供一种半导体器件，其具备：包含多个分裂型存储器单元(250L)的第一存储器簇(1L)；包含多个分裂型存储器单元(250R)的第二存储器簇(1R)；与分裂型存储器单元(100L)的控制栅极(CG)连接的第一控制栅极线(CGL)；以及与分裂型存储器单元(100R)的控制栅极(CG)连接的第二控制栅极线(CGR)。半导体器件还具备与分裂型存储器单元(100L)的存储栅极(MG)连接的第一存储栅极线(MGL)、和与分裂型存储器单元(100R)的存储栅极(MG)连接的第二存储栅极线(MGR)。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.035 seconds)
