公开(公告)号：CN102545782A

公开(公告)日：2012-07-04

申请号：CN201110419785.2

申请日：2011-12-15

Applicant: 瑞萨电子株式会社

Inventor： 小泽治 ,  堀口真志 ,  奥田裕一 ,  安在亮人

IPC: H03B5/32

CPC classification number: H03B5/32 ,  H02H7/20 ,  H03B5/364 ,  H03B2200/0088 ,  H03B2202/03 ,  H03B2202/082 ,  H03B2202/084 ,  H05K1/181 ,  H05K2201/10075

Abstract: 本发明提供一种晶体振荡装置以及半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。

公开(公告)号：CN105871335B

公开(公告)日：2018-12-25

申请号：CN201610184601.1

申请日：2011-12-15

Applicant: 瑞萨电子株式会社

Inventor： 小泽治 ,  堀口真志 ,  奥田裕一 ,  安在亮人

IPC: H03B5/36

Abstract: 本发明提供一种晶体振荡装置以及半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。

公开(公告)号：CN102545782B

公开(公告)日：2016-04-20

申请号：CN201110419785.2

申请日：2011-12-15

Applicant: 瑞萨电子株式会社

Inventor： 小泽治 ,  堀口真志 ,  奥田裕一 ,  安在亮人

IPC: H03B5/32

CPC classification number: H03B5/32 ,  H02H7/20 ,  H03B5/364 ,  H03B2200/0088 ,  H03B2202/03 ,  H03B2202/082 ,  H03B2202/084 ,  H05K1/181 ,  H05K2201/10075

Abstract: 本发明提供一种晶体振荡装置以及半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。

公开(公告)号：CN109617529B

公开(公告)日：2023-03-10

申请号：CN201811529191.5

申请日：2011-12-15

Applicant: 瑞萨电子株式会社

Inventor： 小泽治 ,  堀口真志 ,  奥田裕一 ,  安在亮人

IPC: H03B5/36

Abstract: 本发明提供一种半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。

公开(公告)号：CN105871335A

公开(公告)日：2016-08-17

申请号：CN201610184601.1

申请日：2011-12-15

Applicant: 瑞萨电子株式会社

Inventor： 小泽治 ,  堀口真志 ,  奥田裕一 ,  安在亮人

IPC: H03B5/36

CPC classification number: H03B5/32 ,  H02H7/20 ,  H03B5/364 ,  H03B2200/0088 ,  H03B2202/03 ,  H03B2202/082 ,  H03B2202/084 ,  H05K1/181 ,  H05K2201/10075

Abstract: 本发明提供一种晶体振荡装置以及半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。

公开(公告)号：CN109617529A

公开(公告)日：2019-04-12

申请号：CN201811529191.5

申请日：2011-12-15

Applicant: 瑞萨电子株式会社

Inventor： 小泽治 ,  堀口真志 ,  奥田裕一 ,  安在亮人

IPC: H03B5/36

Abstract: 本发明提供一种半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。