公开(公告)号：CN101419769B

公开(公告)日：2012-07-04

申请号：CN200810169101.6

申请日：2008-10-27

Applicant: 瑞萨电子株式会社

Inventor： 土弘 ,  奥苑登

IPC: H03M1/12 ,  G09G3/20 ,  G09G3/36 ,  G02F1/133 ,  H04M1/76

CPC classification number: G09G3/3688 ,  G09G2310/027 ,  H03M1/661 ,  H03M1/68 ,  H03M1/76

Abstract: 一种数字模拟变换电路、数据驱动器及显示装置，可针对多比特化而抑制参照电压的数的增加，实现省面积(低成本)，谋求画质的提高。对于第1至第(2×h+1)(此处，h为给定的正整数)参照电压，按由第(2×j—1)个(此处，j为1～h的给定的正整数)的h个参照电压构成的第1参照电压小组(21)、由第(2×j)个的h个参照电压构成的第2参照电压小组(22)和由第(2×j+1)个的h个参照电压构成的第3参照电压小组(23)进行编组，具备：第1辅助解码器(111)、第2辅助解码器(112)、第3辅助解码器(113)、第4辅助解码器(13)和放大电路(30)。