一种获取晶体振荡器工作电压的系统、方法、芯片

    公开(公告)号:CN111209712B

    公开(公告)日:2023-03-21

    申请号:CN201811401265.7

    申请日:2018-11-22

    Abstract: 本发明公开了一种获取晶体振荡器工作电压的系统、方法、芯片,包括时间检测模块,检测晶体振荡器的死区时间;控制电路与时间检测模块和晶体振荡器连接,根据时间检测模块检测到的死区时间向晶体振荡器提供输入电压,当晶体振荡器的死区时间大于或等于预设阈值时,重复调高晶体振荡器的输入电压并检测晶体振荡器的死区时间的步骤直至晶体振荡器的死区时间小于预设阈值以得到晶体振荡器的工作电压。本发明根据晶体振荡器的死区时间重复调节晶体振荡器的输入电压以得到晶体振荡器的工作电压,经过多次迭代选取合适的晶体振荡器工作电压,在保证晶体振荡器能够正常工作的情况下,有效降低的电路降低整体功耗,输出稳定的振荡频率,降低芯片功耗。

    一种目标修调参数的确定方法和装置

    公开(公告)号:CN115016989A

    公开(公告)日:2022-09-06

    申请号:CN202110237198.5

    申请日:2021-03-03

    Inventor: 聂玉庆 谢育桦

    Abstract: 本申请涉及一种目标修调参数的确定方法和装置,其中,该方法包括:在使用多个修调参数对待测试芯片进行测试的过程中,获取每个修调参数对应的比较参数,其中,比较参数用于表示修调参数对应的实际测试值与修调参数对应的参考测试值之间的差异,实际测试值为待测试芯片对修调参数进行响应输出的;确定多个修调参数中相邻的第一修调参数和第二修调参数,其中,在第一修调参数和第二修调参数之间存在第三修调参数,第三修调参数对应的第一实际测试值与对应的参考测试值相同;在第一修调参数和第二修调参数之间确定目标修调参数。本申请解决了待测试芯片的修调效率较低的技术问题。

    一种芯片
    3.
    发明授权

    公开(公告)号:CN111063671B

    公开(公告)日:2021-11-09

    申请号:CN201911236369.1

    申请日:2019-12-05

    Abstract: 本发明提供了一种芯片,该芯片包括:基板,层叠的第一金属层及第二金属层,第二金属层位于基板的表面或靠近表面;位于基板内的第一模块、第二模块及第三模块;用于将第一模块与第二模块的连接引入到基板表面的第一连接链路,用于将第三模块连接点引入到基板表面的第二连接链路。在上述技术方案中,通过设置的第一连接链路及第二连接链路将第一模块、第二模块以及第三连接模块的连接端引入到基板的表面金属层,在需要进行FIB修改时,可以方便的将第一模块与第二模块之间的连接切断,并将第三模块与第二模块连接,降低了其他器件的影响。

    一种获取晶体振荡器工作电压的系统、方法、芯片

    公开(公告)号:CN111209712A

    公开(公告)日:2020-05-29

    申请号:CN201811401265.7

    申请日:2018-11-22

    Abstract: 本发明公开了一种获取晶体振荡器工作电压的系统、方法、芯片,包括时间检测模块,检测晶体振荡器的死区时间;控制电路与时间检测模块和晶体振荡器连接,根据时间检测模块检测到的死区时间向晶体振荡器提供输入电压,当晶体振荡器的死区时间大于或等于预设阈值时,重复调高晶体振荡器的输入电压并检测晶体振荡器的死区时间的步骤直至晶体振荡器的死区时间小于预设阈值以得到晶体振荡器的工作电压。本发明根据晶体振荡器的死区时间重复调节晶体振荡器的输入电压以得到晶体振荡器的工作电压,经过多次迭代选取合适的晶体振荡器工作电压,在保证晶体振荡器能够正常工作的情况下,有效降低的电路降低整体功耗,输出稳定的振荡频率,降低芯片功耗。

    一种芯片
    6.
    发明公开

    公开(公告)号:CN111063671A

    公开(公告)日:2020-04-24

    申请号:CN201911236369.1

    申请日:2019-12-05

    Abstract: 本发明提供了一种芯片,该芯片包括:基板,层叠的第一金属层及第二金属层,第二金属层位于基板的表面或靠近表面;位于基板内的第一模块、第二模块及第三模块;用于将第一模块与第二模块的连接引入到基板表面的第一连接链路,用于将第三模块连接点引入到基板表面的第二连接链路。在上述技术方案中,通过设置的第一连接链路及第二连接链路将第一模块、第二模块以及第三连接模块的连接端引入到基板的表面金属层,在需要进行FIB修改时,可以方便的将第一模块与第二模块之间的连接切断,并将第三模块与第二模块连接,降低了其他器件的影响。

    一种电源线结构、功率芯片及供电模块

    公开(公告)号:CN112670280A

    公开(公告)日:2021-04-16

    申请号:CN201910985348.3

    申请日:2019-10-16

    Abstract: 本发明提供了一种电源线结构、功率芯片及供电模块,涉及集成电路领域。包括输入线和输出线,输入线靠近输出线的一端设有第一连接部,输出线靠近输入线的一端设有第二连接部;第一连接部包括依次连接的多个第一子段,每一第一子段在第二方向上的平均宽度,沿第一方向依次减小;第二连接部包括依次连接的多个第二子段,每一第二子段在第二方向上的平均宽度,沿第一方向依次增大。本发明提供的电源线结构在工作时,通过将第一连接部设置为整体宽度逐渐减小,将第二连接部设置为整体宽度逐渐增大,使本发明提供的电源线结构,具有更好的电迁移特性和更均匀的电流下降和上升梯度,最终使得电源线结构具有更佳的电流承载能力。

    芯片、输入输出结构和垫层

    公开(公告)号:CN110491849B

    公开(公告)日:2024-11-08

    申请号:CN201910652078.4

    申请日:2019-07-18

    Abstract: 本发明涉及一种芯片、输入输出结构和垫层,所述垫层包括沿靠近芯片器件的方向依次设置的第一金属层、第二金属层组和第三金属层组;所述第二金属层组包括相互独立的导通区、输入输出电源区和输入输出地区,所述导通区分别通过通孔层与所述第一金属层和所述第三金属层组连接,所述第一金属层与封装框架连接,所述第三金属层组、所述输入输出电源区和所述输入输出地区分别与芯片内的防静电MOS场效应管连通。输入输出电源区和输入输出地区被释放出来,分别形成电源和地的走线,减小电源和地的电阻,增强了防静电MOS场效应管的泄放通路,提升输入输出结构的防静电能力;减化了垫层设计,减小了输入输出结构的面积,极大地提高了芯片的封装便捷性。

    ADC误差自动校正方法、装置、模数转换电路及存储介质

    公开(公告)号:CN112583405B

    公开(公告)日:2024-04-09

    申请号:CN201910944091.7

    申请日:2019-09-30

    Abstract: 本发明公开了一种ADC误差自动校正方法、装置、模数转换电路及存储介质,其中,该方法通过参考比例生成电路生成至少两路分别与参考输入电压信号构成预设比例的预设输入电压信号;基于预设转换规则,通过预设输入电压信号得到ADC校正用对应的失调误差值和增益误差值;基于失调误差值和增益误差值,对获取的待校正输入电压信号进行校正,就此,通过参考比例生成电路生成与参考输入电压信号构成预设比例的预设输入电压信号,就可以不用知道参考源具体值的情况下满足各种类型ADC的增益误差值和失调误差值的校正。而且,本实施例的校正过程完全自动化,不需要借助外部的校正工具以及专业人员的校正操作,节约了人力成本和操作工时,并且校正效果准确。

Patent Agency Ranking