-
公开(公告)号：CN101156131A
公开(公告)日：2008-04-02
申请号：CN200680011695.7
申请日：2006-03-08
Applicant: 爱特梅尔公司
CPC classification number: G06F9/30134 , G06F9/3016 , G06F9/30196 , G06F9/321 , G06F9/3861
Abstract: 构造一种组合式本机(RISC或CISC)微处理器和堆栈(Java)机器(10、11、13)，使得JavaVM指令可用硬件执行。大多数Java指令被直接执行(54)，而例如操纵Java对象的指令的较复杂Java指令作为本机微代码执行(56)。为了使本机微代码指令存取Java操作数堆栈，Java操作数堆栈指针(22；102)指向作为堆栈当前顶部(ToS)的寄存器堆(15；90)位置，而状态寄存器(101)中的重映射位(RM)指示将本机指令中所指定的寄存器重映射(90a)为最大Java操作数堆栈指针值减去所述Java操作数堆栈指针的当前值。
-
公开(公告)号：CN101194228A
公开(公告)日：2008-06-04
申请号：CN200680020713.8
申请日：2006-05-25
Applicant: 爱特梅尔公司
IPC: G06F9/44
CPC classification number: G06F9/30072 , G06F9/30054 , G06F9/30094 , G06F9/3806
Abstract: 本发明提供一种用于执行子例行程序返回操作的方法和媒体。与返回操作(98)中的其它操作(92、94)并行地执行测试操作(88、90)。响应于单个指令(86)来执行这些测试操作(88、90)和所述返回操作(96、98)。
-
Patent Agency Ranking
公开(公告)号：CN101185058A
公开(公告)日：2008-05-21
申请号：CN200680018874.3
申请日：2006-05-26
Applicant: 爱特梅尔公司
Inventor： 厄于温·斯特伦 , 埃里克·克努森·雷诺
CPC classification number: G06F9/3836 , G06F7/5443 , G06F9/3001 , G06F9/30101 , G06F9/30138 , G06F9/3824 , G06F9/3838 , G06F9/3857 , G06F9/3859
Abstract: 一种用于在微处理器中实施乘法累加操作的设备，其包含：操作数输入寄存器，其用于接收将在加法器及乘法器上操作的数据，以便对所述数据实施操作；结果输出端口，其用于向所述微处理器呈现结果；多路复用器，其用于存储结果；累加器高速缓存，其用于将累加器值存储在所述设备的内部；及控制电路系统，其用于控制所述设备的操作。
-
公开(公告)号：CN101194228B
公开(公告)日：2011-10-19
申请号：CN200680020713.8
申请日：2006-05-25
Applicant: 爱特梅尔公司
IPC: G06F9/44
CPC classification number: G06F9/30072 , G06F9/30054 , G06F9/30094 , G06F9/3806
Abstract: 本发明提供一种用于执行子例行程序返回操作的方法和媒体。与返回操作(98)中的其它操作(92、94)并行地执行测试操作(88、90)。响应于单个指令(86)来执行这些测试操作(88、90)和所述返回操作(96、98)。
-
公开(公告)号：CN101189585A
公开(公告)日：2008-05-28
申请号：CN200680019316.9
申请日：2006-04-27
Applicant: 爱特梅尔公司
IPC: G06F12/06
CPC classification number: G06F9/355 , G06F9/30018 , G06F9/30032 , G06F9/30036
Abstract: 一种用于字节可寻址存储器的索引寻址的微处理器电路包含由指令指定的字长度索引、基准地址和目的地寄存器(Ri，Rb，Rd)。所述指令还规定在所述索引寄存器(Ri)内压缩的待提取的一个字节(t，u，l，b)。多路复用器(15)具有存取所述索引寄存器的所有字节的字宽输入端，并且响应于字节选择控制( )将所述规定字节传递到其输出(17)。所述提取的字节直接提供在零扩展地址偏移字(19)的特定位位置处。将所述偏移字加到所述基准地址上(25)，使用总和(ADDR)来寻址加载到所述目的地寄存器(Rd)中的存储器内容(27)。
-
公开(公告)号：CN101438239A
公开(公告)日：2009-05-20
申请号：CN200780005328.0
申请日：2007-01-17
Applicant: 爱特梅尔公司
CPC classification number: G06F7/505 , G06F7/49921 , G06F9/30014 , G06F9/30036 , G06F9/3885 , G06F17/142 , G06F2207/382
Abstract: 微处理器对从寄存器堆(19)的指定源寄存器(REGA、REGB)的指定顶部(_T)或底部(_B)半字位置获得的半字运算数并行执行紧缩半字加法和减法运算，且此类运算的和与差结果被紧缩到指定目的地寄存器(DST_REG)的各自顶部和底部半字位置中。所述微处理器包含具有加法器电路的算术逻辑单元(ALU 11)，所述加法器电路可选择性地分为独立的半字加法器(13、15)，所述半字加法器可独立选择(ADDSUB_CTL_T、ADDSUB_CTL_B)以对所述选定半字运算数(OP_B_T、OP_A_T、OP_B_B、OP_AB)执行加法运算或减法运算。所述ALU的所述半字加法器经由在所述顶部和底部半字位置中间进行选择的一组多路复用器(21－26)从源寄存器存取所述运算数。还可提供具有对所述和与差结果的等分及饱和修改的运算。
-
公开(公告)号：CN101228505A
公开(公告)日：2008-07-23
申请号：CN200680026439.5
申请日：2006-05-24
Applicant: 爱特梅尔公司
IPC: G06F9/30
CPC classification number: G06F1/3203 , G06F9/30141 , G06F9/3824 , G06F9/3826
Abstract: 一种用于在微处理器管线(300)中保存功率的系统及方法。所述系统包含寄存器堆读取控制单元(305)，读取控制单元(305)经配置以监视来自管线(300)的控制/解码单元(205)的一个或多个输出，且监视来自所述管线的一个或多个其它级的写入地址。所述系统还包含一个或多个读取禁止单元(301、303)，每一读取禁止单元均具有输入端、输出端及启用端子，所述一个或多个读取禁止单元(301、303)的每一者的输出端均耦合到管线(300)内的寄存器堆(109)的唯一寄存器端口。一个或多个读取禁止单元(301、303)的每一者的输入均耦合到控制/解码单元(205)，且所述一个或多个读取禁止单元(301、303)的每一者的启用端子均耦合到读取控制单元(305)的唯一输出端。
-
-
-
-
-
-
Search Results
7
records
(took 0.026 seconds)
