-
公开(公告)号：CN117636929A
公开(公告)日：2024-03-01
申请号：CN202310551622.2
申请日：2023-05-16
申请人： 爱思开海力士有限公司
IPC分类号： G11C7/22
摘要： 本公开涉及一种时钟生成电路及使用其的半导体装置。时钟生成电路包括：第一分频电路和第二分频电路。第一分频电路被配置为通过对时钟信号进行分频而生成第一组内部时钟信号。第二分频电路被配置为通过对延迟时钟信号进行分频而生成第二组内部时钟信号，延迟时钟信号通过内部电路延迟时钟信号而生成。第二分频电路的操作时序可以基于通过第一分频电路生成的第一组内部时钟信号中的一个进行调整。
-
公开(公告)号：CN111585549B
公开(公告)日：2023-09-19
申请号：CN201910972136.1
申请日：2019-10-14
申请人： 爱思开海力士有限公司
IPC分类号： H03K5/24 , H03K3/2897
摘要： 本发明提供一种锁存比较器、与其有关的时钟发生电路和半导体装置。锁存比较器包括第一放大电路、第二放大电路和锁存电路。当半导体装置的操作速度相对较慢时，第一放大电路基于第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平。当半导体装置的操作速度相对较快时，第二放大电路基于第一输入信号和第二输入信号来改变第三输出节点和第四输出节点的电压电平。锁存电路根据半导体装置的操作速度，基于第一输出节点和第二输出节点的电压电平或基于第三输出节点和第四输出节点的电压电平来产生第一锁存信号和第二锁存信号。
-
公开(公告)号：CN110459253B
公开(公告)日：2023-03-28
申请号：CN201811591946.4
申请日：2018-12-25
申请人： 爱思开海力士有限公司
IPC分类号： G11C7/22
摘要： 本发明公开了一种半导体器件。所述半导体器件可以包括：第一内部命令生成电路、第一DLL电路、第二内部命令生成电路和第二DLL电路。所述第一内部命令生成电路可以响应于第一外部命令、第一潜伏时间、第一时钟、第一延迟控制信号和第二时钟来产生第一延迟命令。所述第一DLL电路可以响应于所述第一时钟来产生所述第一延迟控制信号和所述第二时钟。所述第二内部命令生成电路可以响应于第二外部命令、第二潜伏时间、所述第一时钟、第二延迟控制信号和第三时钟来产生第二延迟命令。所述第二DLL电路可以响应于所述第一时钟来产生所述第二延迟控制信号和所述第三时钟。
-
公开(公告)号：CN113315510A
公开(公告)日：2021-08-27
申请号：CN202110219203.X
申请日：2021-02-26
申请人： 爱思开海力士有限公司
IPC分类号： H03L7/06
摘要： 本公开涉及一种时钟生成电路和使用时钟生成电路的半导体装置。该时钟生成电路可以包括时钟接收器、第一延迟环路和第二延迟环路。时钟接收器可以接收第一时钟信号和第二时钟信号，并且生成第一接收时钟信号和第二接收时钟信号。第一延迟环路可以接收第一接收时钟信号和第二接收时钟信号，并且生成参考时钟信号。第一延迟环路可以对参考时钟信号执行延迟锁定操作以生成第一延迟锁定时钟信号。第二延迟环路可以基于第一延迟锁定时钟信号和内部时钟信号延迟第一接收时钟信号和第二接收时钟信号以生成第一内部时钟信号。
-
公开(公告)号：CN111863115B
公开(公告)日：2024-04-19
申请号：CN201911299299.4
申请日：2019-12-17
申请人： 爱思开海力士有限公司
IPC分类号： G11C29/56
摘要： 一种存储系统包括：代表性存储器件，其直接输出代表性数据选通信号；至少一个非代表性存储器件，其通过所述代表性存储器件输出非代表性数据选通信号；以及控制器，其产生与所述代表性数据选通信号同步的内部延迟时钟信号。所述控制器通过使用所述内部延迟时钟信号作为参考信号来输出限定延迟时间的测试模式码。所述至少一个非代表性存储器件调整所述非代表性数据选通信号的相位，以使得所述非代表性数据选通信号具有与所述测试模式码相对应的延迟时间。
-
公开(公告)号：CN114257235A
公开(公告)日：2022-03-29
申请号：CN202110725949.8
申请日：2021-06-29
申请人： 爱思开海力士有限公司
摘要： 本发明涉及信号生成电路、使用其的半导体装置及信号生成方法。该信号生成电路，包括第一延迟电路、第二延迟电路和占空比控制电路。第一延迟电路延迟第一输入信号，以生成第一输出信号。第二延迟电路延迟第二输入信号，以生成第二输出信号。占空比控制电路比较所述第一输出信号和所述第二输出信号的相位并改变所述第二延迟控制信号的值，然后将所述第一输入信号和所述第二输入信号被延迟的时间减小相同的值。
-
公开(公告)号：CN116915221A
公开(公告)日：2023-10-20
申请号：CN202310246277.1
申请日：2023-03-14
申请人： 爱思开海力士有限公司
摘要： 本公开涉及占空检测电路、占空校正电路及使用其的半导体装置。占空校正电路包括：第一延迟电路、第二延迟电路、bang‑bang驱动器、占空检测电路和延迟控制电路。第一延迟电路延迟输入时钟信号以生成第一延迟时钟信号。第二延迟电路基于延迟控制信号延迟输入时钟信号以生成第二延迟时钟信号。bang‑bang驱动器基于锁定信号和占空检测信号从第一延迟时钟信号和第二延迟时钟信号生成第一驱动时钟信号和第二驱动时钟信号。占空检测电路可以检测第一驱动时钟信号和第二驱动时钟信号的占空比以及生成占空检测信号。延迟控制电路可以基于占空检测信号生成延迟控制信号和锁定信号。
-
公开(公告)号：CN112542188A
公开(公告)日：2021-03-23
申请号：CN202010386110.1
申请日：2020-05-09
申请人： 爱思开海力士有限公司
IPC分类号： G11C7/22
摘要： 一种信号生成电路，包括同步电路、脉宽控制电路和输出电路。同步电路使输入信号与时钟信号同步以生成同步信号。脉宽控制电路从同步信号生成启动信号并且通过与时钟信号同步地使同步信号延迟与断开控制信号对应的时间来生成结束信号。输出电路基于启动信号和结束信号生成输出信号。
-
公开(公告)号：CN112118007A
公开(公告)日：2020-12-22
申请号：CN202010002482.X
申请日：2020-01-02
申请人： 爱思开海力士有限公司
发明人： 朴奎泰
摘要： 公开了一种相位检测电路、时钟发生电路和使用相位检测电路的半导体装置。所述相位检测电路可以包括边沿触发电路、选通发生电路和相位检测器。所述边沿触发电路基于参考时钟信号和目标时钟信号产生下降时钟信号和上升时钟信号。所述选通发生电路产生脉冲宽度基于参考时钟信号与目标时钟信号之间的相位关系而变化的下降选通信号和上升选通信号。相位检测器基于下降时钟信号、上升时钟信号、下降选通信号和上升选通信号产生相位检测信号。
-
公开(公告)号：CN111863115A
公开(公告)日：2020-10-30
申请号：CN201911299299.4
申请日：2019-12-17
申请人： 爱思开海力士有限公司
IPC分类号： G11C29/56
摘要： 一种存储系统包括：代表性存储器件，其直接输出代表性数据选通信号；至少一个非代表性存储器件，其通过所述代表性存储器件输出非代表性数据选通信号；以及控制器，其产生与所述代表性数据选通信号同步的内部延迟时钟信号。所述控制器通过使用所述内部延迟时钟信号作为参考信号来输出限定延迟时间的测试模式码。所述至少一个非代表性存储器件调整所述非代表性数据选通信号的相位，以使得所述非代表性数据选通信号具有与所述测试模式码相对应的延迟时间。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.029 秒)
