公开(公告)号：CN102385916B

公开(公告)日：2013-12-04

申请号：CN201110282766.X

申请日：2011-09-21

Applicant: 清华大学深圳研究生院

Inventor： 曹华敏 ,  刘鸣 ,  陈虹 ,  郑翔 ,  王聪 ,  王志华 ,  高志强

IPC: G11C11/413

Abstract: 一种具有读写分离的双端口SRAM单元6T结构，其锁存电路由相互耦合的两个反相器形成，并连接在单元电压和单元地之间，第一反相器包括第一上拉晶体管、第一下拉晶体管，第二反相器包括第二上拉晶体管、第二下拉晶体管，两个上拉晶体管源极接单元电压，栅极接另一反相器输出，两个下拉晶体管源极接单元地，栅极接另一反相器输出，第一上拉晶体管漏极和第一下拉晶体管的漏极相连，形成第一存储节点，第二上拉晶体管漏极和第二下拉晶体管的漏极相连，形成第二存储节点，传输晶体管分别连接第一存储节点、第一位线和第一字线，读出晶体管分别连接第二字线、第二位线和第一存储节点，本发明实现了提高SNM、减小漏电、增大读电流的目的。

公开(公告)号：CN102332298B

公开(公告)日：2013-09-04

申请号：CN201110205980.5

申请日：2011-07-21

Applicant: 清华大学深圳研究生院

Inventor： 刘鸣 ,  陈虹 ,  郑翔 ,  曹华敏 ,  高志强 ,  王志华

IPC: G11C11/413

Abstract: 一种采用分级位线和两级灵敏放大器的SRAM电路装置，划分为子阵列，每一个子阵列再采用分割位线级数，对应每根局部位线挂载有SRAM单元；第一级灵敏放大器采用锁存型结构，交叉耦合的反相器两个输入输出节点分别通过一个PMOS管驱动全局位线，这样局部位线放大后的信号无需缓冲，直接驱动全局位线，相比现有方案可以提升速度；第二级灵敏放大器采用一对互补的差分放大器，在第一级灵敏放大器打开之前开始工作，响应全局位线的变化，将全局位线上的差分数据放大至全摆幅并输出；本发明采用互补结构有利于数据的锁存和最终驱动输出，相比现有结构，采用分级位线和两级放大机制的电路访问延时减小了15％，有效提高了SRAM的速度。