-
公开(公告)号：CN104750638B
公开(公告)日：2018-10-19
申请号：CN201310750197.6
申请日：2013-12-30
IPC: G06F13/20
Abstract: 本发明公开了一种接口适配器及与Wishbone兼容的裁剪方法，涉及系统芯片SOC设计以及IP复用设计。本发明公开的接口适配器，至少包括隔离单元和状态机单元，其中：状态机单元，根据主控制器信号和本接口适配器内其他各单元的信号执行整个裁剪过程中各个状态之间的跳转操作，并在裁剪的不同阶段控制所述隔离单元将wishbone接口的从设备的输入输出信号钳位在固定值。本发明还公开了一种与Wishbone兼容的裁剪方法。本申请技术方案适用于可裁剪、低功耗、高能效、即插即用的SOC系统设计，可实现满足异质多功能模块SOC灵活配置。
-
Patent Agency Ranking
公开(公告)号：CN101098123B
公开(公告)日：2010-12-15
申请号：CN200710118647.4
申请日：2007-07-11
Applicant: 清华大学
IPC: H03F1/02
Abstract: 本发明属于低压低功耗运算放大器领域中的一种低压低功耗伪两级Class-AB OTA结构。该结构为交互控制的运算放大器的电流镜Class-AB输出级，由交互控制输入级、Class-AB输出级、偏置输出级以及频率补偿四部分组成；采用伪两级Class-AB结构，通过精确控制尾电流源和偏置电流可以不改变输入晶体管尺寸增加开环直流增益。本发明解决了在低压低功耗系统中，如何实现针对开关电容应用的高增益高带宽大输出摆幅设计。电流镜Class-AB输出级在增加输出摆幅的同时降低了电路的功耗。偏置电路的引入增加了电路的电源抑制比。利用双输入交互控制进行频率补偿，增加了电路的稳定性，并且降低了补偿电容的容值。
-
公开(公告)号：CN101098123A
公开(公告)日：2008-01-02
申请号：CN200710118647.4
申请日：2007-07-11
Applicant: 清华大学
IPC: H03F1/02
Abstract: 本发明属于低压低功耗运算放大器领域特的一种低压低功耗伪两级Class-AB OTA结构。该结构为交互控制的运算放大器的电流镜Class-AB输出级，由交互控制输入级、Class-AB输出级、偏置输出级以及频率补偿四部分组成；采用伪两级Class-AB结构，通过精确控制尾电流源和偏置电流可以不改变输入晶体管尺寸增加开环直流增益。本发明解决了在低压低功耗系统中，如何实现针对开关电容应用的高增益高带宽大输出摆幅设计。电流镜Class-AB输出级在增加输出摆幅的同时降低了电路的功耗。偏置电路的引入增加了电路的电源抑制比。利用双输入交互控制进行频率补偿，增加了电路的稳定性，并且降低了补偿电容的容值。
-
公开(公告)号：CN104750638A
公开(公告)日：2015-07-01
申请号：CN201310750197.6
申请日：2013-12-30
IPC: G06F13/20
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明公开了一种接口适配器及与Wishbone兼容的裁剪方法，涉及系统芯片SOC设计以及IP复用设计。本发明公开的接口适配器，至少包括隔离单元和状态机单元，其中：状态机单元，根据主控制器信号和本接口适配器内其他各单元的信号执行整个裁剪过程中各个状态之间的跳转操作，并在裁剪的不同阶段控制所述隔离单元将wishbone接口的从设备的输入输出信号钳位在固定值。本发明还公开了一种与Wishbone兼容的裁剪方法。本申请技术方案适用于可裁剪、低功耗、高能效、即插即用的SOC系统设计，可实现满足异质多功能模块SOC灵活配置。
-
公开(公告)号：CN101098137B
公开(公告)日：2010-09-08
申请号：CN200710118648.9
申请日：2007-07-11
Applicant: 清华大学
IPC: H03K17/687 , H01L27/092 , H01L23/522
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了属于集成电路中全数字工艺电容设计技术领域的一种针对低压应用的全互补MOS耗尽区电容电路。该电容电路主要由5个PMOS管M1～M5和1个NMOS管M6组成。实现了适合于深亚微米设计中低压情况下具有高线性度和低温度相关性的全互补MOS耗尽区电容，全数字工艺设计可以极大的降低设计成本。从而解决了在深亚微米工艺中低压工作条件下如何在不增加工艺成本情况下采用全数字工艺实现开关电容等电路的实现问题。
-
公开(公告)号：CN101098137A
公开(公告)日：2008-01-02
申请号：CN200710118648.9
申请日：2007-07-11
Applicant: 清华大学
IPC: H03K17/687 , H01L27/092 , H01L23/522
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了属于集成电路中全数字工艺电容设计技术领域的一种针对低压应用的全互补MOS耗尽区电容电路。该电容电路主要由5个PMOS管M1～M5和1个NMOS管M6组成。实现了适合于深亚微米设计中低压情况下具有高线性度和低温度相关性的全互补MOS耗尽区电容，全数字工艺设计可以极大的降低设计成本。从而解决了在深亚微米工艺中低压工作条件下如何在不增加工艺成本情况下采用全数字工艺实现开关电容等电路的实现问题。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
