-
公开(公告)号：CN103188035B
公开(公告)日：2016-04-20
申请号：CN201110457467.5
申请日：2011-12-30
Applicant: 清华大学 , 北京数字电视国家工程实验室有限公司
IPC: H04L1/00
Abstract: 本发明公开了一种迭代解映射解码方法及系统，所述迭代解映射解码方法包括以下步骤：S1：初始化控制单元和包括解映射器、变量节点解码器和校验节点解码器在内的各运算单元；S2：解映射器达到启动条件时，控制单元启动解码流程；S3：在控制单元的控制下运行解码流程，其中所有运算单元中至少部分运算单元并行地执行各自的运算；S4：达到解码停止条件时，控制单元停止解码流程，输出解码结果码字。所述迭代解映射解码系统包括实现上述方法的控制单元、存储器、解映射器、变量节点解码器和校验节点解码器。本发明解决实际系统面临的运算效率较低、复杂度较高以及吞吐能力受限等问题。
-
公开(公告)号：CN102075196A
公开(公告)日：2011-05-25
申请号：CN201010596430.6
申请日：2010-12-10
Applicant: 清华大学
Abstract: 本发明公开了一种多码率多码长QC-LDPC码构建方法及编码调制与解调译码系统，该方法包括步骤：S1.按照第k种码率要求，构建QC-LDPC母码的基矩阵Tk；S2.按照第一码长要求，确定对应于第一码长的子矩阵阶数b1；S3.设计各CSM的偏移地址δm，n，得到第k种码率下对应于第一码长的偏移地址矩阵Ak，1；S4.在第一码长下，从Ak，1开始，逐次对前高一级或前低一级码率的偏移地址矩阵进行列删除或列插入，得到第一码长下对应于全部码率的偏移地址矩阵Ai，1；S5.对Ai，1进行准循环子矩阵扩展，得到第一码长下对应于全部码率的QC-LDPC码的校验矩阵Hi，1本发明的方法及系统可在获得优良性能的前提下提高编码调制系统的灵活性、可扩展性和多业务适用性，同时保证较低的硬件实现复杂度。
-
公开(公告)号：CN101360087B
公开(公告)日：2010-09-29
申请号：CN200810222514.6
申请日：2008-09-18
Applicant: 清华大学
IPC: H04L27/38
Abstract: 本发明涉及基带成形SRRC数字滤波器的低复杂度实现装置及方法，该装置包括：双路复用抽头延迟线单元，将双路复合输入信号延时得到输入向量；倒序单元，将输入向量进行倒序；输入选通单元，对输入向量和倒序向量进行分时选通；M个加权求和单元，时分复用和与子滤波器半系数向量的加权求和运算装置；延迟求和单元，对运算的输出完成设定延迟后，再和与之同步的运算的输出求和；转接器单元，对各个子滤波器的滤波运算结果分时选通，得到SRRC数字滤波器的两路成形滤波结果。本发明使抽头延迟线长度精简为原有的1/(2M)，显著减少了基带成形SRRC数字滤波器实现所需的硬件资源，降低了复杂度，使滤波运算工作在较低频率，并且实现了I/Q双路复用同一套滤波装置。
-
公开(公告)号：CN101340182B
公开(公告)日：2010-06-02
申请号：CN200810119064.8
申请日：2008-08-28
Applicant: 清华大学
IPC: H03H17/06
Abstract: 本发明涉及FIR数字滤波器组的低复杂度实现方法及装置，该方法按以下步骤进行操作：根据滤波器组内多个相似滤波器共有的内核，构造滤波器组的一个内核滤波器；根据组内各滤波器与所述内核滤波器对应的线性卷积关系，对抽头延迟线得到的原输入向量进行转换，构造针对内核滤波器的多个新输入向量；滤波器组共享内核滤波器的加权求和单元，通过时分复用实现组内滤波器各自的滤波运算。FIR数字滤波器组实现装置包括抽头延迟线单元、向量转换单元、选通单元、内核滤波器加权求和单元、内核滤波器并行输出单元。本发明最大限度复用占用资源较多的内核滤波运算结构，有效降低了FIR数字滤波器组硬件实现的复杂度，提高了系统的灵活性和适用性。
-
公开(公告)号：CN103188035A
公开(公告)日：2013-07-03
申请号：CN201110457467.5
申请日：2011-12-30
Applicant: 清华大学
IPC: H04L1/00
Abstract: 本发明公开了一种迭代解映射解码方法及系统，所述迭代解映射解码方法包括以下步骤：S1：初始化控制单元和包括解映射器、变量节点解码器和校验节点解码器在内的各运算单元；S2：解映射器达到启动条件时，控制单元启动解码流程；S3：在控制单元的控制下运行解码流程，其中所有运算单元中至少部分运算单元并行地执行各自的运算；S4：达到解码停止条件时，控制单元停止解码流程，输出解码结果码字。所述迭代解映射解码系统包括实现上述方法的控制单元、存储器、解映射器、变量节点解码器和校验节点解码器。本发明解决实际系统面临的运算效率较低、复杂度较高以及吞吐能力受限等问题。
-
Patent Agency Ranking
公开(公告)号：CN101917249A
公开(公告)日：2010-12-15
申请号：CN201010238945.9
申请日：2010-07-27
Applicant: 清华大学
Abstract: 本发明提供了一种QC-LDPC码译码器及其实现方法，该译码器包括：HPU阵列、VPU阵列、XRAM-C阵列、CRAM-C阵列、复接单元以及控制单元。本发明提供的译码器及其实现方法充分利用QC-LDPC码半并行译码器结构的特性，深入挖掘其中的优化潜力，在引入水平、垂直复用组复用运算单元以降低硬件实现复杂度的基础上，还对存储资源进行优化配置，通过RAM块合并，显著提高硬件实现中RAM单元的使用效率，减少所需RAM单元的数量，减少复接单元所占的逻辑资源，同时有效优化了硬件实现所需的布线资源，能够在逻辑资源、存储资源、布线资源以及吞吐率之间灵活折中。
-
公开(公告)号：CN101257482A
公开(公告)日：2008-09-03
申请号：CN200810057286.1
申请日：2008-01-31
Applicant: 清华大学
IPC: H04L27/38 , H04L27/148
Abstract: 一种数字基带可变速率转换调制系统的实现方法和实现装置，属于数字信号处理技术领域，该方法按以下步骤进行操作：A：所述系统对时钟进行控制，产生所需的各种频率的时钟；B：将时钟控制输送到速率转换模块；C：在速率转换模块中的低通滤波器以fsamp的工作频率完成信号在N倍内插之后的去镜像滤波和增益补偿；该实现装置包含有：时钟控制、基带调制、成型滤波、速率转换、DAC及射频调制等模块。本发明采用同一套系统，就可实现针对可变的基带符号速率以及相应的采样速率转换倍数的多采样率数字信号处理。减少了硬件资源占用，提高了系统的灵活性和适用性，且便于扩展。
-
公开(公告)号：CN102694624B
公开(公告)日：2015-12-02
申请号：CN201210170510.4
申请日：2012-05-28
Applicant: 清华大学 , 北京数字电视国家工程实验室有限公司
Abstract: 本发明公开了一种自适应编码调制方法及装置，涉及数字信息传输技术领域，所述方法包括：S1：通信系统发送端对待传输信息比特进行当前编码调制，获得星座符号，将所述星座符号通过信道发送至通信系统接收端；S2：所述通信系统接收端结合所述信道的当前信道状态信息，按照所述当前编码调制方式，对接收到的所述星座符号进行当前解映射解码；S3：更新所述当前编码调制方式，返回步骤S1。本发明克服了传统的自适应编码调制方法无法实现自适应星座映射方式和比特交织方式的不足，在不同接收条件及各种应用场景下优化了通信系统的性能，提高了自适应编码调制的灵活性和可靠性。
-
公开(公告)号：CN102075196B
公开(公告)日：2014-02-19
申请号：CN201010596430.6
申请日：2010-12-10
Applicant: 清华大学
Abstract: 本发明公开了一种多码率多码长QC-LDPC码构建方法及编码调制与解调译码系统，该方法包括步骤：S1.按照第k种码率要求，构建QC-LDPC母码的基矩阵Tk；S2.按照第一码长要求，确定对应于第一码长的子矩阵阶数b1；S3.设计各CSM的偏移地址δm，n，得到第k种码率下对应于第一码长的偏移地址矩阵Ak，1；S4.在第一码长下，从Ak，1开始，逐次对前高一级或前低一级码率的偏移地址矩阵进行列删除或列插入，得到第一码长下对应于全部码率的偏移地址矩阵Ai，1；S5.对Ai，1进行准循环子矩阵扩展，得到第一码长下对应于全部码率的QC-LDPC码的校验矩阵Hi，1本发明的方法及系统可在获得优良性能的前提下提高编码调制系统的灵活性、可扩展性和多业务适用性，同时保证较低的硬件实现复杂度。
-
公开(公告)号：CN101257482B
公开(公告)日：2012-11-14
申请号：CN200810057286.1
申请日：2008-01-31
Applicant: 清华大学
IPC: H04L27/38 , H04L27/148
Abstract: 一种数字基带可变速率转换调制系统的实现方法和实现装置，属于数字信号处理技术领域，该方法按以下步骤进行操作：A：所述系统对时钟进行控制，产生所需的各种频率的时钟；B：将时钟控制输送到速率转换模块；C：在速率转换模块中的低通滤波器以fsamp的工作频率完成信号在N倍内插之后的去镜像滤波和增益补偿；该实现装置包含有：时钟控制、基带调制、成型滤波、速率转换、DAC及射频调制等模块。本发明采用同一套系统，就可实现针对可变的基带符号速率以及相应的采样速率转换倍数的多采样率数字信号处理。减少了硬件资源占用，提高了系统的灵活性和适用性，且便于扩展。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.023 seconds)
