一种数据传输控制方法、装置、FPGA及介质

    公开(公告)号:CN112230880B

    公开(公告)日:2023-08-11

    申请号:CN202011148294.4

    申请日:2020-10-23

    Abstract: 本申请公开了一种数据传输控制方法、装置、FPGA、介质,该方法包括:向接收端FPGA的第二kernel发送数据帧;接收所述第二kernel发送的ACK响应帧;根据所述ACK响应帧中的接收信用使用字段、帧响应序列号、接收端缓存剩余空间大小以及本地保存的发送信用消耗数据对本地数据发送端口的数据流量进行控制,其中,所述发送信用消耗数据表示所述第一kernel已向所述第二kernel发送的数据量。这样能够根据接收端的情况对发送端的数据传输进行自动控制,能够充分利用带宽,又不造成数据丢失。

    加速卡地址的获取方法及相关组件

    公开(公告)号:CN115543904A

    公开(公告)日:2022-12-30

    申请号:CN202211260365.9

    申请日:2022-10-14

    Abstract: 本发明公开了一种加速卡地址的获取方法及相关组件,应用于计算机领域,在加速卡接入主机时,为加速卡配置对应的PCIE参数;通过PCIE参数读取加速卡的MAC地址;将MAC地址保存至预设存储空间中。在加速卡接入主机时为加速卡配置加速卡对应的PCIE参数,通过PCIE参数才能读取到加速卡的MAC地址,在读取到MAC地址后保存至预设存储空间中,便于后续调用。本申请能自动识别到加速卡的MAC地址,便于用户后续对加速卡的配置。

    一种数据传输控制方法、装置、FPGA及介质

    公开(公告)号:CN112230880A

    公开(公告)日:2021-01-15

    申请号:CN202011148294.4

    申请日:2020-10-23

    Abstract: 本申请公开了一种数据传输控制方法、装置、FPGA、介质,该方法包括:向接收端FPGA的第二kernel发送数据帧;接收所述第二kernel发送的ACK响应帧;根据所述ACK响应帧中的接收信用使用字段、帧响应序列号、接收端缓存剩余空间大小以及本地保存的发送信用消耗数据对本地数据发送端口的数据流量进行控制,其中,所述发送信用消耗数据表示所述第一kernel已向所述第二kernel发送的数据量。这样能够根据接收端的情况对发送端的数据传输进行自动控制,能够充分利用带宽,又不造成数据丢失。

Patent Agency Ranking