一种工程机械无人施工的地形识别方法、系统和机械设备

    公开(公告)号:CN114942427B

    公开(公告)日:2024-06-11

    申请号:CN202210526432.0

    申请日:2022-05-13

    Applicant: 济南大学

    Abstract: 本发明提出了一种工程机械无人施工的地形识别方法、系统和机械设备,该方法包括根据雷达安装的地形,确定雷达测距的基准值;将雷达实际测量的数据与基准值进行对比,根据对比的结果进行地形识别;在识别出地形之后,通过变化的行数来进行距离测算以及根据不同的地形进行上坡坡度的计算和下坡坡度的计算,基于一种工程机械无人施工的地形识别方法,还提出了一种工程机械无人施工的地形识别系统和机械设备。本发明不仅很好的解决了摄像头对地形识别的局限性外,还通过地形识别后工程机械做出相应的操作,很好的避免机械因地形问题被卡住等导致的机械损坏问题,实现了工程机械施工的平顺性和流畅性的目标,同时也大大提高了工程机械的工作效率。

    一种工程机械无人施工的地形识别方法、系统和机械设备

    公开(公告)号:CN114942427A

    公开(公告)日:2022-08-26

    申请号:CN202210526432.0

    申请日:2022-05-13

    Applicant: 济南大学

    Abstract: 本发明提出了一种工程机械无人施工的地形识别方法、系统和机械设备,该方法包括根据雷达安装的地形,确定雷达测距的基准值;将雷达实际测量的数据与基准值进行对比,根据对比的结果进行地形识别;在识别出地形之后,通过变化的行数来进行距离测算以及根据不同的地形进行上坡坡度的计算和下坡坡度的计算,基于一种工程机械无人施工的地形识别方法,还提出了一种工程机械无人施工的地形识别系统和机械设备。本发明不仅很好的解决了摄像头对地形识别的局限性外,还通过地形识别后工程机械做出相应的操作,很好的避免机械因地形问题被卡住等导致的机械损坏问题,实现了工程机械施工的平顺性和流畅性的目标,同时也大大提高了工程机械的工作效率。

    一种无功补偿智能控制装置的出口逻辑电路

    公开(公告)号:CN105259843B

    公开(公告)日:2017-04-05

    申请号:CN201510783748.8

    申请日:2015-11-13

    Abstract: 本发明公开了一种无功补偿智能控制装置的出口逻辑电路,包括CPU、FPGA及复位芯片,CPU的并行总线接入FPGA中,复位芯片的复位信号接入FPGA;FPGA内部包括译码电路、两个D触发器及逻辑门电路;并行总线中的地址总线和控制信号接入译码电路,生成两个独立的片选信号,通过片选信号和并行总线中的数据总线可独立控制每个D触发器的输出;两个D触发器的输出信号接入逻辑门电路,逻辑门电路的输出接FPGA的输出管脚,进而驱动外部的开关电路;复位芯片的复位信号接两个D触发器的控制端。将FPGA引入出口逻辑电路的设计中,可做到内部电路灵活编程、外部管脚灵活输出,提高了设计的灵活性,所设计的电路具有占板面积小,成本低,抗干扰能力强、可靠性高的特点。

    一种基于可编程逻辑芯片的复位系统

    公开(公告)号:CN105334936A

    公开(公告)日:2016-02-17

    申请号:CN201510843784.9

    申请日:2015-11-26

    Abstract: 本发明公开了一种基于可编程逻辑芯片的复位系统,包括可编程逻辑芯片、CPU芯片、晶体振荡器、复位芯片和复位按键,复位芯片输出的复位信号连接至CPU芯片和可编程逻辑芯片,CPU芯片的喂狗信号、晶体振荡器输出的时钟信号和复位按键的输出信号均连接至可编程逻辑芯片,可编程逻辑芯片的输出连接至复位芯片的“喂狗端”。可编程逻辑芯片内置逻辑门电路和可调的分频器、计数器,晶体振荡器的时钟信号经过分频器变为低频信号,再经过计数器传输给逻辑门电路,逻辑门电路将来自CPU的喂狗信号、计数器的输出信号和复位按键的输出信号进行逻辑与运算,将运算后的信号输出至复位芯片。本发明设计灵活,适应范围广,抗干扰能力强。

    一种无功补偿智能控制装置的出口逻辑电路

    公开(公告)号:CN105259843A

    公开(公告)日:2016-01-20

    申请号:CN201510783748.8

    申请日:2015-11-13

    Abstract: 本发明公开了一种无功补偿智能控制装置的出口逻辑电路,包括CPU、FPGA及复位芯片,CPU的并行总线接入FPGA中,复位芯片的复位信号接入FPGA;FPGA内部包括译码电路、两个D触发器及逻辑门电路;并行总线中的地址总线和控制信号接入译码电路,生成两个独立的片选信号,通过片选信号和并行总线中的数据总线可独立控制每个D触发器的输出;两个D触发器的输出信号接入逻辑门电路,逻辑门电路的输出接FPGA的输出管脚,进而驱动外部的开关电路;复位芯片的复位信号接两个D触发器的控制端。将FPGA引入出口逻辑电路的设计中,可做到内部电路灵活编程、外部管脚灵活输出,提高了设计的灵活性,所设计的电路具有占板面积小,成本低,抗干扰能力强、可靠性高的特点。

    一种基于可编程逻辑芯片的复位系统

    公开(公告)号:CN205121468U

    公开(公告)日:2016-03-30

    申请号:CN201520968710.3

    申请日:2015-11-26

    Abstract: 本实用新型公开了一种基于可编程逻辑芯片的复位系统,包括可编程逻辑芯片、CPU芯片、晶体振荡器、复位芯片和复位按键,复位芯片输出的复位信号连接至CPU芯片和可编程逻辑芯片,CPU芯片的喂狗信号、晶体振荡器输出的时钟信号和复位按键的输出信号均连接至可编程逻辑芯片,可编程逻辑芯片的输出连接至复位芯片的“喂狗端”。可编程逻辑芯片内置逻辑门电路和可调的分频器、计数器,晶体振荡器的时钟信号经过分频器变为低频信号,再经过计数器传输给逻辑门电路,逻辑门电路将来自CPU的喂狗信号、计数器的输出信号和复位按键的输出信号进行逻辑与运算,将运算后的信号输出至复位芯片。本实用新型设计灵活,适应范围广,抗干扰能力强。

Patent Agency Ranking