屏蔽栅沟槽型场效应管的制作方法及其器件

    公开(公告)号:CN113903670A

    公开(公告)日:2022-01-07

    申请号:CN202111487256.6

    申请日:2021-12-08

    摘要: 屏蔽栅沟槽型场效应管的制作方法及其器件,先初步设计场板,然后通过设计注入掺杂精调电场,最后根据精调完成的场板及掺杂结构进行实际屏蔽栅沟槽场效应管制作;其中初步设计的场板为上大下小的阶梯型,注入掺杂包括侧壁部分注入,注入位置对应阶梯型场板的上部阶梯层,仿真调试注入掺杂的位置、材质及浓度,直至得到所需电场。现有技术的方案对电场调整方式均较复杂,本发明通过简单的注入掺杂方式可以简便的优化并调整电场形貌来得到最佳值,工艺简单,生产成本也得到控制。

    一种半导体封装打线结构

    公开(公告)号:CN114496965B

    公开(公告)日:2022-09-20

    申请号:CN202210401112.2

    申请日:2022-04-18

    摘要: 本发明提供一种半导体封装打线结构,该打线结构包括导线架和芯片,该芯片包括源级焊区、栅极焊区和漏极焊区;导线架包括芯片焊垫、源级引脚、栅极引脚和漏极引脚;其中,芯片焊垫与漏极引脚整合焊接;芯片的漏极焊区与芯片焊垫相连接;栅极焊区与栅极引脚相连接;源级焊区与源级引脚相连接,在源级焊区与源级引脚连接时,采用铝带进行打线连接;在源级焊区与源级引脚打线以外的区域设置若干条额外打线;该若干条额外打线用于平衡芯片内部打线的不均匀,使封装结构的打线更均匀。采用本发明中的封装打线结构,可以有效地降低芯片表面上的最大电流密度,进而能降低芯片的导通电阻;其该结构在工艺实现上也较为容易,不会增加额外的工艺流程。

    一种半导体封装打线结构

    公开(公告)号:CN114496965A

    公开(公告)日:2022-05-13

    申请号:CN202210401112.2

    申请日:2022-04-18

    摘要: 本发明提供一种半导体封装打线结构,该打线结构包括导线架和芯片,该芯片包括源级焊区、栅极焊区和漏极焊区;导线架包括芯片焊垫、源级引脚、栅极引脚和漏极引脚;其中,芯片焊垫与漏极引脚整合焊接;芯片的漏极焊区与芯片焊垫相连接;栅极焊区与栅极引脚相连接;源级焊区与源级引脚相连接,在源级焊区与源级引脚连接时,采用铝带进行打线连接;在源级焊区与源级引脚打线以外的区域设置若干条额外打线;该若干条额外打线用于平衡芯片内部打线的不均匀,使封装结构的打线更均匀。采用本发明中的封装打线结构,可以有效地降低芯片表面上的最大电流密度,进而能降低芯片的导通电阻;其该结构在工艺实现上也较为容易,不会增加额外的工艺流程。

    一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管

    公开(公告)号:CN113903669A

    公开(公告)日:2022-01-07

    申请号:CN202111487225.0

    申请日:2021-12-08

    摘要: 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管,在制作屏蔽导体的过程中,沟槽侧壁以及外延上表面一直留存氧化层来保护外延层,当氧化层厚度因为制作屏蔽导体被蚀刻消耗后,再次沉积氧化层进行补充,补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度,然后再继续制作屏蔽导体,据此消耗则补充的原则,结合场效应管电压需求进行仿真调试,得到对应电压需求的具有非渐变宽度屏蔽导体及非渐变厚度氧化层的场效应管。本发明提出的屏蔽栅沟槽场效应管结构能够实现较好的外延利用率,在与传统SGT具有相同崩溃电压的条件下,本发明同比可以实现更小的特征电阻,且本发明的结构能够在上下电极之间实现较小的Cgs电容。

    屏蔽栅沟槽型场效应管的制作方法及其器件

    公开(公告)号:CN113903670B

    公开(公告)日:2022-03-29

    申请号:CN202111487256.6

    申请日:2021-12-08

    摘要: 屏蔽栅沟槽型场效应管的制作方法及其器件,先初步设计场板,然后通过设计注入掺杂精调电场,最后根据精调完成的场板及掺杂结构进行实际屏蔽栅沟槽场效应管制作;其中初步设计的场板为上大下小的阶梯型,注入掺杂包括侧壁部分注入,注入位置对应阶梯型场板的上部阶梯层,仿真调试注入掺杂的位置、材质及浓度,直至得到所需电场。现有技术的方案对电场调整方式均较复杂,本发明通过简单的注入掺杂方式可以简便的优化并调整电场形貌来得到最佳值,工艺简单,生产成本也得到控制。

    一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管

    公开(公告)号:CN113903669B

    公开(公告)日:2022-03-29

    申请号:CN202111487225.0

    申请日:2021-12-08

    摘要: 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管,在制作屏蔽导体的过程中,沟槽侧壁以及外延上表面一直留存氧化层来保护外延层,当氧化层厚度因为制作屏蔽导体被蚀刻消耗后,再次沉积氧化层进行补充,补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度,然后再继续制作屏蔽导体,据此消耗则补充的原则,结合场效应管电压需求进行仿真调试,得到对应电压需求的具有非渐变宽度屏蔽导体及非渐变厚度氧化层的场效应管。本发明提出的屏蔽栅沟槽场效应管结构能够实现较好的外延利用率,在与传统SGT具有相同崩溃电压的条件下,本发明同比可以实现更小的特征电阻,且本发明的结构能够在上下电极之间实现较小的Cgs电容。