公开(公告)号：CN111095780B

公开(公告)日：2023-05-09

申请号：CN201880056298.4

申请日：2018-10-25

Applicant: 欧姆龙株式会社

Inventor： 福岛正则 ,  渡边良一 ,  久保公一

IPC: H02P29/00

Abstract: 在减少马达控制装置的输入端子个数的技术中，提高设计自由度。具备：端子分配部(23)，其根据用户的选择，来设定将多个输入端子(11)中的哪个分配给多个功能输入端子(21)。

公开(公告)号：CN111095757B

公开(公告)日：2023-07-04

申请号：CN201880056225.5

申请日：2018-10-29

Applicant: 欧姆龙株式会社

Inventor： 福岛正则 ,  渡边良一 ,  立山博之

IPC: H02M1/00 ,  H02P29/00 ,  H02P27/04

Abstract: 本发明减少网络型变换器的耗电。变换器(1a、1b、1c)具备MPU(20a、20b、20c)、以及向MPU(20a、20b、20c)及电源电路(40)供电的电源(10)，MPU(20a、20b、20c)的供电控制电路(22)在要使变换器(1a、1b、1c)成为待机状态的情况下截停向电源电路(40)的供电。

公开(公告)号：CN1477468A

公开(公告)日：2004-02-25

申请号：CN03143895.4

申请日：2003-06-07

Applicant: 欧姆龙株式会社

Inventor： 永野英辅 ,  福岛正则 ,  富田贤一郎 ,  冨田一彰

IPC: G05B19/05

CPC classification number: G05B19/058 ,  G05B2219/14015 ,  G05B2219/15118

Abstract: 具有2台安装了内板的CPU单元的可编程控制器中，构筑内板的双重化系统。2个内板中，安装在主用CPU对应的内板成为主用内板，安装在备用CPU单元的内板成为备用内板。各内板与各CPU单元异步进行运算(ST12、ST13)，该运算结果不在运算执行中写入存储器，而在与CPU单元的同步处理中，从内板传送给CPU单元(ST14、ST34)。CPU单元比较传来的运算执行结果，在不一致时，使慢的一方继续运算，在进展一致的状态下许可写入，这样，将运算执行结果写入存储器。

公开(公告)号：CN111095780A

公开(公告)日：2020-05-01

申请号：CN201880056298.4

申请日：2018-10-25

Applicant: 欧姆龙株式会社

Inventor： 福岛正则 ,  渡边良一 ,  久保公一

IPC: H02P29/00

Abstract: 在减少马达控制装置的输入端子个数的技术中，提高设计自由度。具备：端子分配部(23)，其根据用户的选择，来设定将多个输入端子(11)中的哪个分配给多个功能输入端子(21)。

公开(公告)号：CN111095757A

公开(公告)日：2020-05-01

申请号：CN201880056225.5

申请日：2018-10-29

Applicant: 欧姆龙株式会社

Inventor： 福岛正则 ,  渡边良一 ,  立山博之

IPC: H02M1/00 ,  H02P29/00 ,  H02P27/04

Abstract: 本发明减少网络型变换器的耗电。变换器(1a、1b、1c)具备MPU(20a、20b、20c)、以及向MPU(20a、20b、20c)及电源电路(40)供电的电源(10)，MPU(20a、20b、20c)的供电控制电路(22)在要使变换器(1a、1b、1c)成为待机状态的情况下截停向电源电路(40)的供电。

公开(公告)号：CN1271481C

公开(公告)日：2006-08-23

申请号：CN03143895.4

申请日：2003-06-07

Applicant: 欧姆龙株式会社

Inventor： 永野英辅 ,  福岛正则 ,  富田贤一郎 ,  冨田一彰

IPC: G05B19/05

CPC classification number: G05B19/058 ,  G05B2219/14015 ,  G05B2219/15118

Abstract: 具有2台安装了内板的CPU单元的可编程控制器中，构筑内板的双重化系统。2个内板中，安装在主用CPU对应的内板成为主用内板，安装在备用CPU单元的内板成为备用内板。各内板与各CPU单元异步进行运算(ST12、ST13)，该运算结果不在运算执行中写入存储器，而在与CPU单元的同步处理中，从内板传送给CPU单元(ST14、ST34)。CPU单元比较传来的运算执行结果，在不一致时，使慢的一方继续运算，在进展一致的状态下许可写入，这样，将运算执行结果写入存储器。