公开(公告)号：CN1477468A

公开(公告)日：2004-02-25

申请号：CN03143895.4

申请日：2003-06-07

Applicant: 欧姆龙株式会社

Inventor： 永野英辅 ,  福岛正则 ,  富田贤一郎 ,  冨田一彰

IPC: G05B19/05

CPC classification number: G05B19/058 ,  G05B2219/14015 ,  G05B2219/15118

Abstract: 具有2台安装了内板的CPU单元的可编程控制器中，构筑内板的双重化系统。2个内板中，安装在主用CPU对应的内板成为主用内板，安装在备用CPU单元的内板成为备用内板。各内板与各CPU单元异步进行运算(ST12、ST13)，该运算结果不在运算执行中写入存储器，而在与CPU单元的同步处理中，从内板传送给CPU单元(ST14、ST34)。CPU单元比较传来的运算执行结果，在不一致时，使慢的一方继续运算，在进展一致的状态下许可写入，这样，将运算执行结果写入存储器。

公开(公告)号：CN1271481C

公开(公告)日：2006-08-23

申请号：CN03143895.4

申请日：2003-06-07

Applicant: 欧姆龙株式会社

Inventor： 永野英辅 ,  福岛正则 ,  富田贤一郎 ,  冨田一彰

IPC: G05B19/05

CPC classification number: G05B19/058 ,  G05B2219/14015 ,  G05B2219/15118

Abstract: 具有2台安装了内板的CPU单元的可编程控制器中，构筑内板的双重化系统。2个内板中，安装在主用CPU对应的内板成为主用内板，安装在备用CPU单元的内板成为备用内板。各内板与各CPU单元异步进行运算(ST12、ST13)，该运算结果不在运算执行中写入存储器，而在与CPU单元的同步处理中，从内板传送给CPU单元(ST14、ST34)。CPU单元比较传来的运算执行结果，在不一致时，使慢的一方继续运算，在进展一致的状态下许可写入，这样，将运算执行结果写入存储器。