-
-
公开(公告)号:CN103310850A
公开(公告)日:2013-09-18
申请号:CN201310261284.5
申请日:2013-06-27
Applicant: 桂林电子科技大学
IPC: G11C29/12
Abstract: 本发明为片上网络资源节点存储器的内建自测试结构和自测试方法,本内建自测试结构包括建立于FPGA芯片的BIST控制器,还有嵌于相应路由器的资源网络接口和BIST接口、测试图形生成器和测试响应分析器。BIST控制器经外设接口和外部测试设备连接。本方法为:外部测试设备向BIST控制器发送指令启动测试程序;BIST控制器按照March C+测试算法程序向各测试模块发送使能信号和状态选择信号,在每个测试状态下对SRAM各地址进行读写操作,发现故障立即停止。测试结果发送给外部测试设备。本发明测试时间减少一半,复用NoC的路由网络作为测试数据路径,数据传输可靠安全,芯片面积开销小;故障覆盖率较高。
-
-
公开(公告)号:CN103310850B
公开(公告)日:2016-01-20
申请号:CN201310261284.5
申请日:2013-06-27
Applicant: 桂林电子科技大学
IPC: G11C29/12
Abstract: 本发明为片上网络资源节点存储器的内建自测试结构和自测试方法,本内建自测试结构包括建立于FPGA芯片的BIST控制器,还有嵌于相应路由器的资源网络接口和BIST接口、测试图形生成器和测试响应分析器。BIST控制器经外设接口和外部测试设备连接。本方法为:外部测试设备向BIST控制器发送指令启动测试程序;BIST控制器按照March C+测试算法程序向各测试模块发送使能信号和状态选择信号,在每个测试状态下对SRAM各地址进行读写操作,发现故障立即停止。测试结果发送给外部测试设备。本发明测试时间减少一半,复用NoC的路由网络作为测试数据路径,数据传输可靠安全,芯片面积开销小;故障覆盖率较高。
-
-
-