公开(公告)号：CN105379110B

公开(公告)日：2018-01-05

申请号：CN201480039766.9

申请日：2014-04-15

申请人： 株式会社索思未来

发明人： 那须贵文 ,  上村晋一朗 ,  大原淳史

IPC分类号： H03F3/191 ,  H03F1/32 ,  H03H5/00 ,  H03H11/04 ,  H03J5/02

CPC分类号： H03F1/0205 ,  H03F1/3211 ,  H03F3/191 ,  H03F3/193 ,  H03F3/45179 ,  H03F3/45475 ,  H03F2200/294 ,  H03F2200/451 ,  H03F2203/45394 ,  H03F2203/45631 ,  H03F2203/45634 ,  H03F2203/45638 ,  H03F2203/45644 ,  H03F2203/45658 ,  H03F2203/45688 ,  H03F2203/45694 ,  H03F2203/45696 ,  H03F2203/45712 ,  H03F2203/45714 ,  H03F2203/45718 ,  H03F2203/45726 ,  H03H5/00 ,  H03H11/04 ,  H03J5/02 ,  H03J2200/10

摘要： 本发明提供一种并联谐振电路，其能够以低功耗实现失真特性及饱和特性良好的并联谐振电路。因此，在与第1电源电压(Vdd1)连接的并联谐振电路(20)中，可变电阻部(VR)由1个支路或多个支路的并联连接构成，各支路具有电阻(R1、R2、…、Rn)与MOS开关(SW1、SW2、…、SWn)的串联电路(n是1以上的整数)。第2电源的电源电压(Vdd2)比第1电源电压(Vdd1)高，该第2电源供给提供给各个MOS开关的栅极的控制信号的电源且向各个MOS开关供给背栅电压。

公开(公告)号：CN105379110A

公开(公告)日：2016-03-02

申请号：CN201480039766.9

申请日：2014-04-15

申请人： 株式会社索思未来

发明人： 那须贵文 ,  上村晋一朗 ,  大原淳史

IPC分类号： H03F3/191 ,  H03F1/32 ,  H03H5/00 ,  H03H11/04 ,  H03J5/02

CPC分类号： H03F1/0205 ,  H03F1/3211 ,  H03F3/191 ,  H03F3/193 ,  H03F3/45179 ,  H03F3/45475 ,  H03F2200/294 ,  H03F2200/451 ,  H03F2203/45394 ,  H03F2203/45631 ,  H03F2203/45634 ,  H03F2203/45638 ,  H03F2203/45644 ,  H03F2203/45658 ,  H03F2203/45688 ,  H03F2203/45694 ,  H03F2203/45696 ,  H03F2203/45712 ,  H03F2203/45714 ,  H03F2203/45718 ,  H03F2203/45726 ,  H03H5/00 ,  H03H11/04 ,  H03J5/02 ,  H03J2200/10

摘要： 本发明提供一种并联谐振电路，其能够以低功耗实现失真特性及饱和特性良好的并联谐振电路。因此，在与第1电源电压(Vdd1)连接的并联谐振电路(20)中，可变电阻部(VR)由1个支路或多个支路的并联连接构成，各支路具有电阻(R1、R2、…、Rn)与MOS开关(SW1、SW2、…、SWn)的串联电路(n是1以上的整数)。第2电源的电源电压(Vdd2)比第1电源电压(Vdd1)高，该第2电源供给提供给各个MOS开关的栅极的控制信号的电源且向各个MOS开关供给背栅电压。