公开(公告)号：CN102215639A

公开(公告)日：2011-10-12

申请号：CN201110075364.2

申请日：2011-03-28

Applicant: 株式会社电装

Inventor： 近藤宏司 ,  多田和夫 ,  大谷祐司 ,  铃木俊夫 ,  原田嘉治

IPC: H05K3/34 ,  H05K1/18 ,  H01L21/50 ,  H01L21/603 ,  H01L23/488

CPC classification number: H01L2224/1134 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 提供一种能够在提高半导体芯片的连接可靠性的同时能够使制造工序简单化并缩短制造时间的半导体芯片内置配线基板的制造方法。具体而言，在层叠工序中，将在电极(51a)上设有由Au构成的柱形凸点的半导体芯片(50)和形成有焊盘(31)的热硬化树脂薄膜(21b)经由热塑性树脂薄膜(22b)而在柱形凸点(52a)与焊盘(31)相对置的方向上配置。此外，在加压加热工序中，将焊盘(31)与柱形凸点(52a)、以及电极(51a)与柱形凸点(52a)通过固相扩散接合来接合，从而形成构成焊盘(31)的Cu与构成柱形凸点(52a)的Au的合金层、即CuAu合金层(522)，并且将电极(51a)的Al都AuAl合金化而成为不含有Al的AuAl合金层(521)。