公开(公告)号：CN111295765B

公开(公告)日：2023-04-18

申请号：CN201880071034.6

申请日：2018-11-01

Applicant: 株式会社电装

Inventor： 伊藤正和 ,  坂根宏树

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/41 ,  H01L29/739

Abstract: 具备半导体衬底(10)，该半导体衬底具有漂移层(11)、配置在漂移层上的基体层(12)、和隔着漂移层(11)而形成在与基体层(12)相反的一侧的第2导电型的集电极层(22)。并且，形成多个沟槽栅构造，该沟槽栅构造具有：栅极绝缘膜(14)，形成在将基体层(12)贯通而达到漂移层(11)并且在半导体衬底(10)的面方向中的一个方向上延伸设置的沟槽(13)的壁面；和栅极电极(15)，形成在栅极绝缘膜(14)上。此时，栅极电极(15)由多晶硅构成，在半导体衬底(10)中的沟槽(13)的周围产生的最大应力为340MPa以下。

公开(公告)号：CN111295765A

公开(公告)日：2020-06-16

申请号：CN201880071034.6

申请日：2018-11-01

Applicant: 株式会社电装

Inventor： 伊藤正和 ,  坂根宏树

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/41 ,  H01L29/739

Abstract: 具备半导体衬底(10)，该半导体衬底具有漂移层(11)、配置在漂移层上的基体层(12)、和隔着漂移层(11)而形成在与基体层(12)相反的一侧的第2导电型的集电极层(22)。并且，形成多个沟槽栅构造，该沟槽栅构造具有：栅极绝缘膜(14)，形成在将基体层(12)贯通而达到漂移层(11)并且在半导体衬底(10)的面方向中的一个方向上延伸设置的沟槽(13)的壁面；和栅极电极(15)，形成在栅极绝缘膜(14)上。此时，栅极电极(15)由多晶硅构成，在半导体衬底(10)中的沟槽(13)的周围产生的最大应力为340MPa以下。