公开(公告)号：CN1298045C

公开(公告)日：2007-01-31

申请号：CN200410002980.5

申请日：2004-01-21

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 西冈康隆 ,  坂井淳二郎 ,  友久伸吾 ,  松本晋 ,  岩本文男 ,  山中通成

IPC: H01L21/768

CPC classification number: H01L21/76808 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 提供一种具有埋入的多层配线结构的半导体器件的制造方法，抑制抗蚀剂图形的析像不良的发生，降低因析像不良引起的不良配线的发生。在形成达到蚀刻阻挡膜(4)的通孔(7)之后，在保持通孔(7)的开口状态不变的状态下，进行300～400℃的退火处理。退火方法可以采用热板方法，也可以采用热处理炉方法，为了对抑制制造完毕的下层配线(20)的影响，利用热板进行5分钟至10分钟的短时间加热。借此，将滞留在上部保护膜(6)与低介电常数层间绝缘膜(5)的界面上的副产物以及滞留在蚀刻阻挡膜(4)与低介电常数层间绝缘膜(5)的界面上的副产物放出，可以减少副产物的残留量。

公开(公告)号：CN1523658A

公开(公告)日：2004-08-25

申请号：CN200410002980.5

申请日：2004-01-21

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 西冈康隆 ,  坂井淳二郎 ,  友久伸吾 ,  松本晋 ,  岩本文男 ,  山中通成

IPC: H01L21/768

CPC classification number: H01L21/76808 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 提供一种抑制抗蚀剂图形的析像不良的发生，降低因析像不良引起的不良配线的发生的具有埋入多层配线结构的半导体装置。在形成达到蚀刻阻挡膜(4)的通孔(7)之后，在保持通孔(7)的开口状态不变的状态下，进行300～400℃的退火处理。退火方法可以采用热板方法，也可以采用热处理炉方法，为了对抑制制造完毕的下层配线(20)的影响，利用热板进行5分钟至10分钟的短时间加热。借此，将滞留在上部保护膜(6)与低介电常数层间绝缘膜(5)的界面上的副产物以及滞留在蚀刻阻挡膜(4)与低介电常数层间绝缘膜(5)的界面上的副产物放出，可以减少副产物的残留量。