公开(公告)号：CN1311551C

公开(公告)日：2007-04-18

申请号：CN200410028642.9

申请日：2004-03-01

Applicant: 株式会社瑞萨科技

Inventor： 山本文寿 ,  上西明夫

IPC: H01L27/04 ,  H01L23/60 ,  H01L23/62 ,  H01L23/52 ,  H01L29/73 ,  H01L29/866

CPC classification number: H01L29/7302

Abstract: 本发明的半导体装置(51)中设有与信号输入端子(21)电连接的、含有二极管(22)和晶体管(23)的浪涌保护电路，其中，二极管(22)的阴极区由n+扩散层(8c)、n-外延层(4)、n型扩散层(5)及n+扩散层(8b)构成。n+扩散层(8c)在半导体衬底(41)的主表面上形成，与布线(12b)电连接。n+扩散层(8b)和p型扩散层(6b)构成发生齐纳击穿的pn结，发生齐纳击穿的pn结与场氧化膜(7)相离。从而，能够获得设有无电流泄漏、能正常工作的浪涌保护电路的半导体装置。

公开(公告)号：CN1525567A

公开(公告)日：2004-09-01

申请号：CN200410028642.9

申请日：2004-03-01

Applicant: 株式会社瑞萨科技

Inventor： 山本文寿 ,  上西明夫

IPC: H01L27/04 ,  H01L23/60 ,  H01L23/62 ,  H01L23/52 ,  H01L29/73 ,  H01L29/866

CPC classification number: H01L29/7302

Abstract: 本发明的半导体装置(51)中设有与信号输入端子(21)电连接的、含有二极管(22)和晶体管(23)的浪涌保护电路，其中，二极管(22)的阴极区由n+扩散层(8c)、n－外延层(4)、n型扩散层(5)及n+扩散层(8b)构成。n+扩散层(8c)在半导体衬底(41)的主表面上形成，与布线(12b)电连接。n+扩散层(8b)和p型扩散层(6b)构成发生齐纳击穿的pn结，发生齐纳击穿的pn结与场氧化膜(7)相离。从而，能够获得设有无电流泄漏、能正常工作的浪涌保护电路的半导体装置。