-
公开(公告)号：CN111726088B
公开(公告)日：2024-09-06
申请号：CN202010205095.6
申请日：2020-03-20
Applicant: 株式会社村田制作所
Inventor： 若木谦
Abstract: 本发明提供一种抑制噪声系数(NF)以及放大率的劣化的放大电路。对高频信号进行放大的放大电路(100)具备：晶体管(Tr1)，内置于IC元件(20)；以及电感器(L1)，与晶体管(Tr1)的输入端子串联地连接，电感器(L1)包含：第一电感器(L11)，内置于IC元件(20)；以及第二电感器(L12)，与第一电感器(L11)串联地连接，且包含于与IC元件(20)不同的第一部件(30)。
-
公开(公告)号：CN112448681A
公开(公告)日：2021-03-05
申请号：CN202010874370.3
申请日：2020-08-26
Applicant: 株式会社村田制作所
Inventor： 若木谦
Abstract: 提供一种非线性失真小并且在插入损耗的抑制方面优异的放大电路。放大电路(1)具备：放大路径(3)，包括放大器(10)；和旁路路径(2)，至少绕开放大器(10)，旁路路径(2)包括：开关(12)，串联地连接在旁路路径(2)上；和开关(13)，串联地连接在旁路路径(2)与接地之间，放大路径(3)还包括：电感器(32)，与放大器(10)的输出侧连接；和开关(17)，在电感器(32)与放大器(10)之间连接于电感器(10)与接地之间。
-
公开(公告)号：CN107493085A
公开(公告)日：2017-12-19
申请号：CN201710427830.6
申请日：2017-06-08
Applicant: 株式会社村田制作所
Abstract: 本发明能控制放大器的增益使其接近期望值。本发明的放大器(1)包括连接在接地点(SG)与电源(Vdd)之间的第一晶体管(FET1)和第二晶体管(FET2)。第一晶体管(FET1)的控制端子(G)连接至输入端子(Pin)。第一晶体管(FET1)的第一端子(S)连接至接地点(SG)。第二晶体管(FET2)的第二端子(D)连接至输出端子(Pout)。放大器(1)还具备阻抗要素(L10)和可变电阻部(Rv11)。阻抗要素(L10)连接在第二晶体管(FET2)的第二端子(D)与电源(Vdd)之间。可变电阻部(Rv11)连接在第一晶体管(FET1)的第二端子(D)与第二晶体管(FET2)的第一端子(S)之间。
-
公开(公告)号：CN112448681B
公开(公告)日：2024-07-02
申请号：CN202010874370.3
申请日：2020-08-26
Applicant: 株式会社村田制作所
Inventor： 若木谦
Abstract: 提供一种非线性失真小并且在插入损耗的抑制方面优异的放大电路。放大电路(1)具备：放大路径(3)，包括放大器(10)；和旁路路径(2)，至少绕开放大器(10)，旁路路径(2)包括：开关(12)，串联地连接在旁路路径(2)上；和开关(13)，串联地连接在旁路路径(2)与接地之间，放大路径(3)还包括：电感器(32)，与放大器(10)的输出侧连接；和开关(17)，在电感器(32)与放大器(10)之间连接于电感器(10)与接地之间。
-
公开(公告)号：CN107528549B
公开(公告)日：2021-02-19
申请号：CN201710389214.6
申请日：2017-05-27
Applicant: 株式会社村田制作所
Abstract: 本发明实现抑制噪声指数恶化并且宽频带的输入匹配电路。本发明的一个实施方式的放大器(1)包括第一晶体管(FET1)和第一匹配电路(MC1)。第一匹配电路(MC1)连接在输入端子(Pin)与控制端子(G)之间。第一匹配电路(MC1)包括：第一电感器(L1)、第二电感器(L2)以及第一开关(SW1)。第一电感器(L1)的一端连接至控制端子(G)。第二电感器(L2)的一端连接至第一晶体管(L1)的另一端。第一开关(SW1)构成为在输入端子(Pin)和第一电感器(L1)的另一端导通、以及输入端子(Pin)和第二电感器(L2)的另一端导通之间选择性地进行切换。
-
Patent Agency Ranking
公开(公告)号：CN107493085B
公开(公告)日：2020-12-22
申请号：CN201710427830.6
申请日：2017-06-08
Applicant: 株式会社村田制作所
Abstract: 本发明能控制放大器的增益使其接近期望值。本发明的放大器(1)包括连接在接地点(SG)与电源(Vdd)之间的第一晶体管(FET1)和第二晶体管(FET2)。第一晶体管(FET1)的控制端子(G)连接至输入端子(Pin)。第一晶体管(FET1)的第一端子(S)连接至接地点(SG)。第二晶体管(FET2)的第二端子(D)连接至输出端子(Pout)。放大器(1)还具备阻抗要素(L10)和可变电阻部(Rv11)。阻抗要素(L10)连接在第二晶体管(FET2)的第二端子(D)与电源(Vdd)之间。可变电阻部(Rv11)连接在第一晶体管(FET1)的第二端子(D)与第二晶体管(FET2)的第一端子(S)之间。
-
公开(公告)号：CN112042115A
公开(公告)日：2020-12-04
申请号：CN201980027841.2
申请日：2019-04-18
Applicant: 株式会社村田制作所
IPC: H03F1/52
Abstract: 放大电路(10)是将作为高频信号的输入信号进行放大的放大电路(10)，具备：放大器(40)，被施加输入信号和偏置电压；输入匹配电路(20)，连接于放大器(40)的输入侧，将阻抗进行匹配；和保护电路(30)，连接于输入匹配电路(20)和放大器(40)之间的路径中的不被施加偏置电压的路径上的节点(N1)，保护电路(30)具有：第一二极管(31)，连接在节点(N1)和接地之间；和第二二极管(32)，与第一二极管(31)并联地且与第一二极管(31)反向地连接在节点(N1)和接地之间，第一二极管(31)以及第二二极管(32)的阈值电压大于节点(N1)处的输入信号的最大电压振幅，并且小于放大器(40)的耐电压与偏置电压之差。
-
公开(公告)号：CN112042115B
公开(公告)日：2024-04-30
申请号：CN201980027841.2
申请日：2019-04-18
Applicant: 株式会社村田制作所
IPC: H03F1/52
Abstract: 放大电路(10)是将作为高频信号的输入信号进行放大的放大电路(10)，具备：放大器(40)，被施加输入信号和偏置电压；输入匹配电路(20)，连接于放大器(40)的输入侧，将阻抗进行匹配；和保护电路(30)，连接于输入匹配电路(20)和放大器(40)之间的路径中的不被施加偏置电压的路径上的节点(N1)，保护电路(30)具有：第一二极管(31)，连接在节点(N1)和接地之间；和第二二极管(32)，与第一二极管(31)并联地且与第一二极管(31)反向地连接在节点(N1)和接地之间，第一二极管(31)以及第二二极管(32)的阈值电压大于节点(N1)处的输入信号的最大电压振幅，并且小于放大器(40)的耐电压与偏置电压之差。
-
公开(公告)号：CN111726088A
公开(公告)日：2020-09-29
申请号：CN202010205095.6
申请日：2020-03-20
Applicant: 株式会社村田制作所
Inventor： 若木谦
Abstract: 本发明提供一种抑制噪声系数(NF)以及放大率的劣化的放大电路。对高频信号进行放大的放大电路(100)具备：晶体管(Tr1)，内置于IC元件(20)；以及电感器(L1)，与晶体管(Tr1)的输入端子串联地连接，电感器(L1)包含：第一电感器(L11)，内置于IC元件(20)；以及第二电感器(L12)，与第一电感器(L11)串联地连接，且包含于与IC元件(20)不同的第一部件(30)。
-
公开(公告)号：CN107528549A
公开(公告)日：2017-12-29
申请号：CN201710389214.6
申请日：2017-05-27
Applicant: 株式会社村田制作所
Abstract: 本发明实现抑制噪声指数恶化并且宽频带的输入匹配电路。本发明的一个实施方式的放大器(1)包括第一晶体管(FET1)和第一匹配电路(MC1)。第一匹配电路(MC1)连接在输入端子(Pin)与控制端子(G)之间。第一匹配电路(MC1)包括：第一电感器(L1)、第二电感器(L2)以及第一开关(SW1)。第一电感器(L1)的一端连接至控制端子(G)。第二电感器(L2)的一端连接至第一晶体管(L1)的另一端。第一开关(SW1)构成为在输入端子(Pin)和第一电感器(L1)的另一端导通、以及输入端子(Pin)和第二电感器(L2)的另一端导通之间选择性地进行切换。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
