-
公开(公告)号：CN119673633A
公开(公告)日：2025-03-21
申请号：CN202410876572.X
申请日：2024-07-02
Applicant: 株式会社村田制作所
Inventor： 乾真规
Abstract: 本发明提供能够抑制坯体的棱线部处的内部布线露出且提高Q值的电感器部件。电感器部件具备：长方体状的坯体，包含在长度方向上相对的一对端面、在高度方向上相对的顶面和底面及在宽度方向上相对的一对侧面；内部布线，设置于坯体内部，包含沿线圈轴向卷绕成螺旋状的线圈；第一外部电极，与内部布线的一个端部电连接且设置于一对端面中的一个；以及第二外部电极，与内部布线的另一个端部电连接且设置于一对端面中的另一个，在与线圈轴向平行的截面且是与内部布线延伸的方向正交的截面，内部布线具有四个角部，内部布线中位于与线圈轴向平行的方向上的任一方的最端部的内部布线包含与坯体的拐角部相邻的角部的形状与剩余三个角部的形状不同的部分。
-
公开(公告)号：CN118197738A
公开(公告)日：2024-06-14
申请号：CN202311323441.0
申请日：2023-10-12
Applicant: 株式会社村田制作所
Abstract: 本发明涉及电感器部件。电感器部件具备：基体；线圈，设置在基体内，并沿着轴卷绕；以及第一外部电极和第二外部电极，设置于基体且与线圈电连接，基体包括：相互对置的第一端面及第二端面；相互对置的第一侧面和第二侧面；底面；以及与底面对置的顶面，基体由绝缘体构成，轴设置为与底面平行，并且与第一侧面和第二侧面交叉，线圈具有：第一外侧线圈布线层，位于轴向的一侧的最外侧；第二外侧线圈布线层，设置于第一外侧线圈布线层的一个内侧；第三外侧线圈布线层，位于轴向的另一侧的最外侧；第四外侧线圈布线层，设置于第三外侧线圈布线层的一个内侧；以及至少一个内侧线圈布线层，位于第二外侧线圈布线层与第四外侧线圈布线层之间。
-
公开(公告)号：CN104064344A
公开(公告)日：2014-09-24
申请号：CN201410076435.4
申请日：2014-03-04
Applicant: 株式会社村田制作所
Inventor： 乾真规
Abstract: 本发明提供一种能够减少在电子部件的制造中使用的掩模的种类的电子部件的制造方法。在母生片（116a）的表面上形成引出导体层（20a）以及朝向与该引出导体层（20a）相差180°的方向的引出导体层（20d）。此时，以关于母生片（116a、116d）的表面的中心点（P）构成点对称的关系的方式形成引出导体层（20a）和引出导体层（20d）。同样地，在母生片（116b、116c）的表面上形成线圈导体层（18a、18b）以及引出导体层（20b、20c）。使母生片（116c、116d）相对于母生片（116a、116b）以中心点（P）为中心旋转180度之后，层叠母生片（116a～116d）。
-
公开(公告)号：CN105590733A
公开(公告)日：2016-05-18
申请号：CN201510684651.1
申请日：2015-10-20
Applicant: 株式会社村田制作所
Inventor： 乾真规
CPC classification number: H01F27/292 , H01F17/0013 , H01F2017/002 , H01F2017/0093
Abstract: 本发明提供一种耐压可靠性高、具备层叠型线圈的共模扼流圈。用于2次线圈的线圈导体(51、52)以及线圈导体(55)被层叠成分别夹在用于1次线圈的线圈导体中的通过内周侧通孔导体(57)相互连接的2个线圈导体(50、53)以及通过内周侧通孔导体(59)相互连接的2个线圈导体(54、56)之间。另外，在1次线圈中，外周侧通孔导体(58)被设置成仅贯通一个绝缘层(40)，由此，外周侧通孔导体的轴线方向上的长度变短。其结果是，能够减小烧成时的外周侧通孔导体带来的导体材料的扩散量，并且能够抑制冲压时的外周侧通孔导体导致的绝缘层的厚度减少。
-
公开(公告)号：CN105590733B
公开(公告)日：2018-05-18
申请号：CN201510684651.1
申请日：2015-10-20
Applicant: 株式会社村田制作所
Inventor： 乾真规
CPC classification number: H01F27/292 , H01F17/0013 , H01F2017/002 , H01F2017/0093
Abstract: 本发明提供一种耐压可靠性高、具备层叠型线圈的共模扼流圈。用于2次线圈的线圈导体(51、52)以及线圈导体(55)被层叠成分别夹在用于1次线圈的线圈导体中的通过内周侧通孔导体(57)相互连接的2个线圈导体(50、53)以及通过内周侧通孔导体(59)相互连接的2个线圈导体(54、56)之间。另外，在1次线圈中，外周侧通孔导体(58)被设置成仅贯通一个绝缘层(40)，由此，外周侧通孔导体的轴线方向上的长度变短。其结果是，能够减小烧成时的外周侧通孔导体带来的导体材料的扩散量，并且能够抑制冲压时的外周侧通孔导体导致的绝缘层的厚度减少。
-
Patent Agency Ranking
公开(公告)号：CN101859628A
公开(公告)日：2010-10-13
申请号：CN201010156411.1
申请日：2010-03-30
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F27/34 , H01F41/041 , H01F2017/002 , Y10T29/4902
Abstract: 提供一种能够得到大的电感值和高Q值的电子元件及其制造方法。线圈(L)由内藏在叠层体(12)内的多个线圈导体(20a、20b)、设置在多个线圈导体(20a、20b)上的多个台肩面(22a、22b)和连接多个台肩面(22a、22b)的通路孔导体(b1)构成。引出导体(24a、24b)内藏在叠层体(12)内，且连接线圈(L)和外部电极。从z轴方向俯视时，多个线圈导体(20a、20b)相互重合而形成长方形的环状轨道(R)。从z轴方向俯视时，多个台肩面(22a、22b)在轨道(R)的短边(L1)上突出到轨道(R)的外侧，且未与引出导体(24a、24b)重叠。
-
公开(公告)号：CN118737653A
公开(公告)日：2024-10-01
申请号：CN202410047339.0
申请日：2024-01-12
Applicant: 株式会社村田制作所
Abstract: 本发明的电感器部件具备：坯体，具有多个层叠的绝缘层；以及线圈，设置于上述坯体内，沿着轴卷绕成螺旋状，上述线圈具有：第一外侧线圈布线层，位于上述轴向的一侧的最外侧；第二外侧线圈布线层，位于轴向的另一侧的最外侧；以及至少一个内侧线圈布线层，位于上述第一外侧线圈布线层与上述第二线圈布线层之间，上述第一外侧线圈布线层、上述至少一个内侧线圈布线层、以及上述第二外侧线圈布线层与上述多个绝缘层交替地层叠，上述第一外侧线圈布线层与在上述轴向上与上述第一外侧线圈布线层相邻的上述内侧线圈布线层之间的上述绝缘层的厚度为6.5μm以下，上述第一外侧线圈布线层的直流电阻为0.18Ω以下。
-
公开(公告)号：CN101859628B
公开(公告)日：2014-07-23
申请号：CN201010156411.1
申请日：2010-03-30
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F27/34 , H01F41/041 , H01F2017/002 , Y10T29/4902
Abstract: 本发明提供一种能够得到大的电感值和高Q值的电子元件及其制造方法。线圈(L)由内藏在叠层体(12)内的多个线圈导体(20a、20b)、设置在多个线圈导体(20a、20b)上的多个台肩面(22a、22b)和连接多个台肩面(22a、22b)的通路孔导体(b1)构成。引出导体(24a、24b)内藏在叠层体(12)内，且连接线圈(L)和外部电极。从z轴方向俯视时，多个线圈导体(20a、20b)相互重合而形成长方形的环状轨道(R)。从z轴方向俯视时，多个台肩面(22a、22b)在轨道(R)的短边(L1)上突出到轨道(R)的外侧，且未与引出导体(24a、24b)重叠。
-
公开(公告)号：CN104064344B
公开(公告)日：2016-08-17
申请号：CN201410076435.4
申请日：2014-03-04
Applicant: 株式会社村田制作所
Inventor： 乾真规
Abstract: 本发明提供一种能够减少在电子部件的制造中使用的掩模的种类的电子部件的制造方法。在母生片（116a）的表面上形成引出导体层（20a）以及朝向与该引出导体层（20a）相差180°的方向的引出导体层（20d）。此时，以关于母生片（116a、116d）的表面的中心点（P）构成点对称的关系的方式形成引出导体层（20a）和引出导体层（20d）。同样地，在母生片（116b、116c）的表面上形成线圈导体层（18a、18b）以及引出导体层（20b、20c）。使母生片（116c、116d）相对于母生片（116a、116b）以中心点（P）为中心旋转180度之后，层叠母生片（116a～116d）。
-
公开(公告)号：CN103295731B
公开(公告)日：2015-11-18
申请号：CN201310065296.0
申请日：2013-03-01
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F17/0033 , H01F41/0206 , H01F41/046 , Y10T29/4902
Abstract: 本发明涉及层叠型电子元件以及层叠型电子元件的制造方法。层叠型电子元件具备：第一磁性体部、层叠在上述第一磁性体部的低磁导率部、层叠在上述低磁导率部上的第二磁性体部、配置在上述低磁导率部内的、至少一个环状或者螺旋状的线圈、和在上述低磁导率部内用于连接上述第一磁性体部和上述第二磁性体部，贯通上述线圈的内侧地配置的多个柱状磁性体部。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
