公开(公告)号：CN111434040B

公开(公告)日：2023-06-27

申请号：CN201880078313.5

申请日：2018-10-29

申请人： 株式会社日立功率半导体

发明人： 竹内悠次郎 ,  堀田裕介 ,  三好智之 ,  森睦宏

IPC分类号： H03K17/567 ,  H01L29/739 ,  H01L29/78 ,  H02M1/08

摘要： 提供一种半导体装置，利用1个控制信号来驱动具有2个栅极端子的IGBT，并且避免成为连续的接通状态以及针对一次的接通脉冲信号而两次成为接通状态。半导体装置1具有：控制信号输入端子11；IGBT 4，具有第1栅极端子41以及第2栅极端子42；延迟部2，使所输入的信号延迟延迟时间L；以及逻辑积部3，运算第1输入端子与第2输入端子的逻辑积。控制信号输入端子11连接于延迟部2的输入端子以及逻辑积部3的第2输入端子32。延迟部2的输出端子连接于IGBT 4的第1栅极端子41以及逻辑积部3的第1输入端子31。逻辑积部3的输出端子33连接于IGBT 4的第2栅极端子42。

公开(公告)号：CN111434040A

公开(公告)日：2020-07-17

申请号：CN201880078313.5

申请日：2018-10-29

申请人： 株式会社日立功率半导体

发明人： 竹内悠次郎 ,  堀田裕介 ,  三好智之 ,  森睦宏

IPC分类号： H03K17/567 ,  H01L29/739 ,  H01L29/78 ,  H02M1/08

摘要： 提供一种半导体装置，利用1个控制信号来驱动具有2个栅极端子的IGBT，并且避免成为连续的接通状态以及针对一次的接通脉冲信号而两次成为接通状态。半导体装置1具有：控制信号输入端子11；IGBT 4，具有第1栅极端子41以及第2栅极端子42；延迟部2，使所输入的信号延迟延迟时间L；以及逻辑积部3，运算第1输入端子与第2输入端子的逻辑积。控制信号输入端子11连接于延迟部2的输入端子以及逻辑积部3的第2输入端子32。延迟部2的输出端子连接于IGBT 4的第1栅极端子41以及逻辑积部3的第1输入端子31。逻辑积部3的输出端子33连接于IGBT 4的第2栅极端子42。