公开(公告)号：CN1115454A

公开(公告)日：1996-01-24

申请号：CN95106480.0

申请日：1995-07-07

Applicant: 株式会社日立制作所 ,  日立工程株式会社

Inventor： 中康弘 ,  中岛启介 ,  松尾茂 ,  成田正久 ,  桂晃洋 ,  武和秀仁 ,  青木知明

IPC: G09G5/00 ,  G09F19/00 ,  H04N1/00

CPC classification number: G06T15/40 ,  G06T1/20

Abstract: 在一个完成图像数据处理(显示和输出)的设备和系统中，对在保存图像数据的存储器与处理图像数据的处理器之间传送的数据量加以限制，由此实现了高速处理大量数据。

公开(公告)号：CN1189902A

公开(公告)日：1998-08-05

申请号：CN96195245.8

申请日：1996-04-26

Applicant: 株式会社日立制作所

Inventor： 藤田良 ,  曾我满 ,  中康弘

IPC: G06F12/00 ,  H04N1/387

CPC classification number: G09G5/391 ,  G11C7/1006 ,  G11C8/00

Abstract: 本发明涉及对原始图像进行诸如放大、缩小和旋转等象素密度转换处理以及显示结果图像的一种显示装置,或涉及一种图像处理装置,更具体地,涉及一种进行诸如数据插值的高速筛选操作的处理装置,该筛选操作是象素密度转换处理,以及涉及用于这种高速筛选处理的具有运算功能的存储器。这种新颖的结构提供了包括一个原始图像的小数成分的一个小数地址,这种原始图象通常不提供整数坐标,以及一种半导体存储器100,它包括一个存储单元207,用于保存与整数地址相对应的数据;运算电路202和203,用于根据从存储单元所读的一个小数地址的整数成分所对应的数据和小数成分,进行插值运算;一个地址范围确定功能块216,用于确定上述含小数成分的地址是否在上述存储单元中保存的数据的地址的范围之内。由于这种新颖结构是在LSI芯片内部执行插值运算的,其处理速度比现有水平技术的提高4倍甚至更多。

公开(公告)号：CN1309224C

公开(公告)日：2007-04-04

申请号：CN02152736.9

申请日：2002-11-20

Applicant: 日立工程株式会社 ,  日立情报及控制系统株式会社

Inventor： 有田裕 ,  中康弘 ,  渡边泰夫 ,  大内系 ,  田中庆裕 ,  金井利喜 ,  田中雅伸 ,  古桥健司 ,  青木知明

IPC: H04L12/56 ,  G06F13/38

CPC classification number: H04L47/6255 ,  H04L12/44 ,  H04L47/10 ,  H04L47/2458 ,  H04L47/30 ,  H04L47/522 ,  H04L49/205 ,  H04L49/3018 ,  H04L49/351

Abstract: 将CPU生成的发送用信息包保持于缓冲器100a、b，将来自以太网络820a、b的信息包中发往通信装置800的信息包保持于缓冲器100a、b，通过MAC300a或300b，将应发送的信息包从转送判定电路200发送到以太网络820a或820b，当转送判定电路200根据目的地地址MAC地址判定出来自以太网络820a的信息包是发往其它通信装置的信息包时，通过MAC300b将该信息包转送到以太网络820b，在将保持于发送FIFO120a、b的缓冲器优先发送的过程中，当转送FIFO130a、b的使用率超过阈值时，使转送信息包的优先顺序高于发送信息包，将转送信息包优先于发送信息包向以太网络820a或820b转送，以此防止转送用缓冲器单元的溢出。