公开(公告)号：CN1076555C

公开(公告)日：2001-12-19

申请号：CN94112811.3

申请日：1994-10-20

Applicant: 株式会社日立制作所

Inventor： 小山弘记 ,  芦贤浩 ,  藤田浩之 ,  M·A·赖特

IPC: H04L5/22

CPC classification number: H04J3/047 ,  H04J3/1611

Abstract: 通过多个多路化母线将多个低速数字信号连接到多路化/分配单元。由多个低速传输通道所输入的多个低速数字信号，分别由低速接口电路5变换信号形式，在母线控制电路6的控制下，被多路化到上行方向多路化母线1上的一次多路化信号中被指定的时隙。高速多路单元4，收集多个上行方向多路化母线1上的一次多路化信号，再多路化至规定的信号电平，作为二次多路化信号输出到具有高速传输通道接口的高速接口单元10。

公开(公告)号：CN1112756A

公开(公告)日：1995-11-29

申请号：CN94112811.3

申请日：1994-10-20

Applicant: 株式会社日立制作所

Inventor： 小山弘记 ,  芦贤浩 ,  藤田浩之 ,  M·A·赖特

IPC: H04L5/22

CPC classification number: H04J3/047 ,  H04J3/1611

Abstract: 通过多个多路化母线将多个低速数字信号连接到多路化/分配单元。由多个低速传输通道所输入的多个低速数字信号，分别由低速接口电路5变换信号形式，在母线控制电路6的控制下，被多路化到上行方向多路化母线1上的一次多路化信号中被指定的时隙。高速多路单元4，收集多个上行方向多路化母线1上的一次多路化信号，再多路化至规定的信号电平，作为二次多路化信号输出到具有高速传输通道接口的高速接口单元10。