-
公开(公告)号：CN104471523A
公开(公告)日：2015-03-25
申请号：CN201280072911.4
申请日：2012-05-18
申请人： 株式会社日立制作所
IPC分类号： G06F3/06
CPC分类号： G06F13/34 , G06F3/0611 , G06F3/0658 , G06F3/0659 , G06F3/067 , G06F13/1642
摘要： 本发明是一种群集式存储系统，利用该群集式存储系统，即使在从一个控制器的处理器发送对另一控制器的处理器的访问时，第二控制器的处理器也能够使对这一访问的处理优先，从而使得防止I/O处理被延迟。利用本发明的存储系统，第一控制器的第一处理器通过在针对其的处理将被第二控制器的第二处理器优先的请求信息和针对其的处理将不被优先的请求信息之间区分来向第二处理器传输将由第二处理器处理的请求信息，并且第二处理器通过在针对其的处理将被优先的请求信息与针对其的信息将不被优先的请求信息之间区分来获取请求信息。
-
公开(公告)号：CN104956311A
公开(公告)日：2015-09-30
申请号：CN201380071895.1
申请日：2013-10-09
申请人： 株式会社日立制作所
CPC分类号： G06F12/0868 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F11/14 , G06F12/0895 , G06F13/10 , G06F2212/1016 , G06F2212/1041 , G06F2212/283 , G06F2212/313
摘要： 存储系统具有：第一控制器，其具有第一缓冲区域和第一缓存区域；以及第二控制器，其具有第二缓冲区域和第二缓存区域。第一控制器将遵从于来自主机计算机的写入请求的写入数据不经由第一缓冲区域而保存到第一缓存区域，将保存到第一缓存区域的写入数据不经由第二缓冲区域而传送到第二缓存区域。第一控制器根据第一写入数据向第一缓存区域的保存是否成功或写入数据从第一缓存区域向第二控制器的传送是否成功，来决定将第一缓存区域和第二缓存区域中的哪一个设为复制源而将哪一个设为复制目的地，通过从复制源向复制目的地复制数据，来恢复与传送失败有关的区域内的数据。
-
公开(公告)号：CN102754090B
公开(公告)日：2015-09-16
申请号：CN201080063692.4
申请日：2010-06-17
申请人： 株式会社日立制作所
CPC分类号： G06F13/385 , G06F3/0611 , G06F3/0658 , G06F3/0659 , G06F3/067
摘要： 本发明提供一种存储系统，其中每个微处理器能够根据存储系统的操作状态执行同步处理和异步处理。根据存储系统的操作状态在每个微处理器中设置来自事先准备的多个属性(操作模式)之中的任何一个属性。在每个微处理器中设置的属性被定期检视和改变。
-
公开(公告)号：CN104956311B
公开(公告)日：2017-10-17
申请号：CN201380071895.1
申请日：2013-10-09
申请人： 株式会社日立制作所
IPC分类号： G06F3/06 , G06F12/0868 , G06F12/0895
CPC分类号： G06F12/0868 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F11/14 , G06F12/0895 , G06F13/10 , G06F2212/1016 , G06F2212/1041 , G06F2212/283 , G06F2212/313
摘要： 存储系统具有：第一控制器，其具有第一缓冲区域和第一缓存区域；以及第二控制器，其具有第二缓冲区域和第二缓存区域。第一控制器将遵从于来自主机计算机的写入请求的写入数据不经由第一缓冲区域而保存到第一缓存区域，将保存到第一缓存区域的写入数据不经由第二缓冲区域而传送到第二缓存区域。第一控制器根据第一写入数据向第一缓存区域的保存是否成功或写入数据从第一缓存区域向第二控制器的传送是否成功，来决定将第一缓存区域和第二缓存区域中的哪一个设为复制源而将哪一个设为复制目的地，通过从复制源向复制目的地复制数据，来恢复与传送失败有关的区域内的数据。
-
公开(公告)号：CN104471523B
公开(公告)日：2017-04-05
申请号：CN201280072911.4
申请日：2012-05-18
申请人： 株式会社日立制作所
IPC分类号： G06F3/06
CPC分类号： G06F13/34 , G06F3/0611 , G06F3/0658 , G06F3/0659 , G06F3/067 , G06F13/1642
摘要： 本发明是一种群集式存储系统，利用该群集式存储系统，即使在从一个控制器的处理器发送对另一控制器的处理器的访问时，第二控制器的处理器也能够使对这一访问的处理优先，从而使得防止I/O处理被延迟。利用本发明的存储系统，第一控制器的第一处理器通过在针对其的处理将被第二控制器的第二处理器优先的请求信息和针对其的处理将不被优先的请求信息之间区分来向第二处理器传输将由第二处理器处理的请求信息，并且第二处理器通过在针对其的处理将被优先的请求信息与针对其的信息将不被优先的请求信息之间区分来获取请求信息。
-
公开(公告)号：CN102754090A
公开(公告)日：2012-10-24
申请号：CN201080063692.4
申请日：2010-06-17
申请人： 株式会社日立制作所
CPC分类号： G06F13/385 , G06F3/0611 , G06F3/0658 , G06F3/0659 , G06F3/067
摘要： 本发明提供一种存储系统，其中每个微处理器能够根据存储系统的操作状态执行同步处理和异步处理。根据存储系统的操作状态在每个微处理器中设置来自事先准备的多个属性(操作模式)之中的任何一个属性。在每个微处理器中设置的属性被定期检视和改变。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.031 秒)
