公开(公告)号：CN114256219A

公开(公告)日：2022-03-29

申请号：CN202110225631.3

申请日：2021-03-01

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 细川淳 ,  新德恭久 ,  野稻泰一 ,  片山义晴

IPC: H01L25/16 ,  H01L23/488 ,  H02P29/00

Abstract: 实施方式提供能够降低噪声的半导体装置。实施方式的半导体装置(100)具备：IC芯片，在第一面具有第一端子以及第二端子；和第一硅电容器，与所述IC芯片的所述第一面对置，并在与所述第一面对置的第二面具有通过第一导电部件与所述第一端子电连接的第一电极和通过第二导电部件与所述第二端子电连接的第二电极。

公开(公告)号：CN1881390A

公开(公告)日：2006-12-20

申请号：CN200610077090.X

申请日：2006-04-26

Applicant: 佳能株式会社 ,  株式会社东芝

Inventor： 筱健治 ,  野稻泰一

IPC: G09G3/20 ,  H04N3/00

Abstract: 本发明公开一种扫描电路，具有每一个都顺序输出导通电位的多个输出单元，包括：第一输出单元，在第一期间将导通电位改变为截止电位；以及第二输出单元，在第二期间将截止电位改变为导通电位；其中，至少一部分第一期间和至少一部分第二期间重叠。

公开(公告)号：CN100587770C

公开(公告)日：2010-02-03

申请号：CN200610077090.X

申请日：2006-04-26

Applicant: 佳能株式会社 ,  株式会社东芝

Inventor： 筱健治 ,  野稻泰一

IPC: G09G3/20 ,  H04N3/00

Abstract: 本发明公开一种扫描电路，具有每一个都顺序输出导通电位的多个输出单元，包括：第一输出单元，在第一期间将导通电位改变为截止电位；以及第二输出单元，在第二期间将截止电位改变为导通电位；其中，至少一部分第一期间和至少一部分第二期间重叠。