公开(公告)号：CN108351848A

公开(公告)日：2018-07-31

申请号：CN201780004039.2

申请日：2017-09-20

Applicant: 株式会社东芝 ,  东芝数字解决方案株式会社

Inventor： 稻叶真纯 ,  石塚晃 ,  金泽大 ,  藤田慎一 ,  吉本武弘 ,  高桥和晃

IPC: G06F13/00 ,  H04Q9/00

Abstract: 提供支援用户装置和外部设备的协作的设备协作支援系统。实施方式的设备协作支援系统具有：接收从外部设备输出的动作结果、并且将用于使外部设备动作的控制信号输出到外部设备、并基于设备协作规则进行设备协作控制的用户装置；以及，支援用户装置和外部设备之间的设备协作的设备协作支援装置。设备协作支援装置具有：从设备注册者接受外部设备的注册的设备注册部；生成将基于所注册的外部设备的设备动作定义信息生成的条件语句信息以及执行语句信息组合后的设备协作规则的规则设定部；以及，基于所选择的用户装置和设备协作规则的关联，将设备协作规则分发给用户装置的规则分发部。

公开(公告)号：CN108351848B

公开(公告)日：2021-02-02

申请号：CN201780004039.2

申请日：2017-09-20

Applicant: 株式会社东芝 ,  东芝数字解决方案株式会社

Inventor： 稻叶真纯 ,  石塚晃 ,  金泽大 ,  藤田慎一 ,  吉本武弘 ,  高桥和晃

IPC: G06F13/00 ,  H04Q9/00

Abstract: 提供支援用户装置和外部设备的协作的设备协作支援系统。实施方式的设备协作支援系统具有：接收从外部设备输出的动作结果、并且将用于使外部设备动作的控制信号输出到外部设备、并基于设备协作规则进行设备协作控制的用户装置；以及，支援用户装置和外部设备之间的设备协作的设备协作支援装置。设备协作支援装置具有：从设备注册者接受外部设备的注册的设备注册部；生成将基于所注册的外部设备的设备动作定义信息生成的条件语句信息以及执行语句信息组合后的设备协作规则的规则设定部；以及，基于所选择的用户装置和设备协作规则的关联，将设备协作规则分发给用户装置的规则分发部。

公开(公告)号：CN101308522A

公开(公告)日：2008-11-19

申请号：CN200810097115.1

申请日：2008-05-14

Applicant: 株式会社东芝 ,  东芝解决方案株式会社

Inventor： 石井正悟 ,  大野利行 ,  石塚晃

IPC: G06F17/50

CPC classification number: G06F9/4488

Abstract: 本发明的目的在于提供一种桥路程序、桥路方法以及模拟器，所述桥路程序能够实现具有不同结构的多个模块与采用软件对硬件建模所获得的硬件模型之间接口的公共使用。桥路程序使计算机执行：获取步骤，获取从所述模块发送到硬件模型的操作指令；转换步骤，将所述模块的接口转换成与所述硬件模型对应的第一接口；以及鉴别步骤，经由所述转换步骤将所述模块的接口转换成的所述第一接口获取所述获取步骤获取的操作指令，鉴别所述操作指令被发送到哪个硬件模型，并将所述操作指令输出到所鉴别出的硬件模型。

公开(公告)号：CN101303673B

公开(公告)日：2010-12-08

申请号：CN200810096729.8

申请日：2008-05-09

Applicant: 株式会社东芝 ,  东芝解决方案株式会社

Inventor： 大野利行 ,  石塚晃 ,  石井正悟

IPC: G06F13/10

CPC classification number: G06F11/261

Abstract: 提供一种使安装CPU的CPU板和在计算机上模型化的外围硬件组件的外围硬件模型之间的处理同步的接口板。所述接口板相互连接CPU板和外围硬件模拟器。所述CPU板具有至少一个CPU，并且外围硬件模拟器通过外围硬件模型来模拟至少一个外围硬件组件的操作。所述接口板包括：等待指令单元，从CPU接收中断通知，然后通知外围硬件模型所述中断通知，并且将CPU设置为等待状态；以及释放单元，当从已被通知所述中断通知的外围硬件模型收到释放等待状态的指令时，释放CPU已被等待指令单元设置的等待状态。

公开(公告)号：CN101303673A

公开(公告)日：2008-11-12

申请号：CN200810096729.8

申请日：2008-05-09

Applicant: 株式会社东芝 ,  东芝解决方案株式会社

Inventor： 大野利行 ,  石塚晃 ,  石井正悟

IPC: G06F13/10

CPC classification number: G06F11/261

Abstract: 提供一种使安装CPU的CPU板和在计算机上模型化的外围硬件组件的外围硬件模型之间的处理同步的接口板。所述接口板相互连接CPU板和外围硬件模拟器。所述CPU板具有至少一个CPU，并且外围硬件模拟器通过外围硬件模型来模拟至少一个外围硬件组件的操作。所述接口板包括：等待指令单元，从CPU接收中断通知，然后通知外围硬件模型所述中断通知，并且将CPU设置为等待状态；以及释放单元，当从已被通知所述中断通知的外围硬件模型收到释放等待状态的指令时，释放CPU已被等待指令单元设置的等待状态。