-
公开(公告)号：CN102279768A
公开(公告)日：2011-12-14
申请号：CN201110155067.9
申请日：2011-06-10
Applicant: 株式会社东芝 , 东芝解决方案株式会社
CPC classification number: G06F9/4881 , G06F9/45504 , G06F9/4812
Abstract: 本发明提供一种在再现实际设备的时间经过、定时的同时实现高速化的仿真装置。包括：HW模型执行部，执行通知仿真时间的HW模型；SW模型执行部，执行通知仿真时间的SW模型；仿真时间管理部，使HW模型的仿真时间的总经过时间即第一仿真时间经过HW模型通知的仿真时间，使SW模型的仿真时间的总经过时间即第二仿真时间经过SW模型通知的仿真时间；调度器，比较第一仿真时间和第二仿真时间，根据比较结果使SW模型或者HW模型执行，在SW模型等待来自HW模型的中断时，代替执行空转而只使HW模型执行。
-
公开(公告)号：CN101308521A
公开(公告)日：2008-11-19
申请号：CN200810097114.7
申请日：2008-05-14
Applicant: 株式会社东芝 , 东芝解决方案株式会社
IPC: G06F17/50
CPC classification number: G06F17/5022 , G06F2217/86
Abstract: 本发明提供一种用于验证具有公共硬件结构的多元产品的模拟器以及模拟方法，其中能够重新使用的外围硬件由硬件组成以及其它外围硬件由软件模拟器组成。模拟器包括：硬件部分，包括具有CPU和OS自身操作所需结构的外围硬件配置；软件部分，将不同于组成所述硬件部分的硬件的外围硬件的操作模拟为外围硬件模型；以及接口板，连接所述硬件部分与所述软件部分。
-
公开(公告)号：CN101303673B
公开(公告)日：2010-12-08
申请号：CN200810096729.8
申请日：2008-05-09
Applicant: 株式会社东芝 , 东芝解决方案株式会社
IPC: G06F13/10
CPC classification number: G06F11/261
Abstract: 提供一种使安装CPU的CPU板和在计算机上模型化的外围硬件组件的外围硬件模型之间的处理同步的接口板。所述接口板相互连接CPU板和外围硬件模拟器。所述CPU板具有至少一个CPU，并且外围硬件模拟器通过外围硬件模型来模拟至少一个外围硬件组件的操作。所述接口板包括：等待指令单元，从CPU接收中断通知，然后通知外围硬件模型所述中断通知，并且将CPU设置为等待状态；以及释放单元，当从已被通知所述中断通知的外围硬件模型收到释放等待状态的指令时，释放CPU已被等待指令单元设置的等待状态。
-
公开(公告)号：CN101308521B
公开(公告)日：2010-11-17
申请号：CN200810097114.7
申请日：2008-05-14
Applicant: 株式会社东芝 , 东芝解决方案株式会社
IPC: G06F17/50
CPC classification number: G06F17/5022 , G06F2217/86
Abstract: 本发明提供一种用于验证具有公共硬件结构的多元产品的模拟器以及模拟方法，其中能够重新使用的外围硬件由硬件组成以及其它外围硬件由软件模拟器组成。模拟器包括：硬件部分，包括具有CPU和OS自身操作所需结构的外围硬件配置；软件部分，将不同于组成所述硬件部分的硬件的外围硬件的操作模拟为外围硬件模型；以及接口板，连接所述硬件部分与所述软件部分。
-
Patent Agency Ranking
公开(公告)号：CN101303673A
公开(公告)日：2008-11-12
申请号：CN200810096729.8
申请日：2008-05-09
Applicant: 株式会社东芝 , 东芝解决方案株式会社
IPC: G06F13/10
CPC classification number: G06F11/261
Abstract: 提供一种使安装CPU的CPU板和在计算机上模型化的外围硬件组件的外围硬件模型之间的处理同步的接口板。所述接口板相互连接CPU板和外围硬件模拟器。所述CPU板具有至少一个CPU，并且外围硬件模拟器通过外围硬件模型来模拟至少一个外围硬件组件的操作。所述接口板包括：等待指令单元，从CPU接收中断通知，然后通知外围硬件模型所述中断通知，并且将CPU设置为等待状态；以及释放单元，当从已被通知所述中断通知的外围硬件模型收到释放等待状态的指令时，释放CPU已被等待指令单元设置的等待状态。
-
公开(公告)号：CN102279768B
公开(公告)日：2014-06-25
申请号：CN201110155067.9
申请日：2011-06-10
Applicant: 株式会社东芝 , 东芝解决方案株式会社
CPC classification number: G06F9/4881 , G06F9/45504 , G06F9/4812
Abstract: 本发明提供一种在再现实际设备的时间经过、定时的同时实现高速化的仿真装置。包括：HW模型执行部，执行通知仿真时间的HW模型；SW模型执行部，执行通知仿真时间的SW模型；仿真时间管理部，使HW模型的仿真时间的总经过时间即第一仿真时间经过HW模型通知的仿真时间，使SW模型的仿真时间的总经过时间即第二仿真时间经过SW模型通知的仿真时间；调度器，比较第一仿真时间和第二仿真时间，根据比较结果使SW模型或者HW模型执行，在SW模型等待来自HW模型的中断时，代替执行空转而只使HW模型执行。
-
公开(公告)号：CN101308522A
公开(公告)日：2008-11-19
申请号：CN200810097115.1
申请日：2008-05-14
Applicant: 株式会社东芝 , 东芝解决方案株式会社
IPC: G06F17/50
CPC classification number: G06F9/4488
Abstract: 本发明的目的在于提供一种桥路程序、桥路方法以及模拟器，所述桥路程序能够实现具有不同结构的多个模块与采用软件对硬件建模所获得的硬件模型之间接口的公共使用。桥路程序使计算机执行：获取步骤，获取从所述模块发送到硬件模型的操作指令；转换步骤，将所述模块的接口转换成与所述硬件模型对应的第一接口；以及鉴别步骤，经由所述转换步骤将所述模块的接口转换成的所述第一接口获取所述获取步骤获取的操作指令，鉴别所述操作指令被发送到哪个硬件模型，并将所述操作指令输出到所鉴别出的硬件模型。
-
公开(公告)号：CN101470622B
公开(公告)日：2012-08-29
申请号：CN200810190683.6
申请日：2008-12-26
Applicant: 东芝解决方案株式会社
IPC: G06F9/455
CPC classification number: G06F9/45537
Abstract: 本发明提供一种虚拟化程序、模拟装置以及虚拟化方法，可以高速地执行模拟，允许本机代码模拟器具有由多任务OS管理的每个任务固有的堆栈。由本机代码模拟器提供的API执行由目标CPU通过特殊控制寄存器操作执行的上下文的生成、保存、复原和擦除处理。当移植多任务OS时，源代码被改变以调用API。在API中分配任务固有的堆栈，并且切换堆栈以切换任务，从而可以进行上下文切换。
-
公开(公告)号：CN101470622A
公开(公告)日：2009-07-01
申请号：CN200810190683.6
申请日：2008-12-26
Applicant: 东芝解决方案株式会社
IPC: G06F9/455
CPC classification number: G06F9/45537
Abstract: 本发明提供一种虚拟化程序、模拟装置以及虚拟化方法，可以高速地执行模拟，允许本机代码模拟器具有由多任务OS管理的每个任务固有的堆栈。由本机代码模拟器提供的API执行由目标CPU通过特殊控制寄存器操作执行的上下文的生成、保存、复原和擦除处理。当移植多任务OS时，源代码被改变以调用API。在API中分配任务固有的堆栈，并且切换堆栈以切换任务，从而可以进行上下文切换。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
