公开(公告)号：CN103165183A

公开(公告)日：2013-06-19

申请号：CN201210519501.1

申请日：2012-12-06

Applicant: 株式会社东芝

Inventor： 椎野泰洋 ,  入枝重文 ,  近藤重雄

IPC: G11C16/06 ,  G11C16/02

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/3427 ,  G11C16/3459

Abstract: 实施方式所涉及的非易失性半导体存储装置具备：单元阵列，其具有：相互交叉的位线及源线；使多个存储单元串联连接而成的单元串，所述存储单元包括配置于位线及源线间且具有控制栅及电荷蓄积层的晶体管；连接于单元串的各存储单元的控制栅的字线；以及数据写入部，其在数据写入时，反复执行写入循环，写入循环包括对选择的字线施加编程电压并且对其他的非选择的字线施加通过电压的编程工作；在将第n次写入循环中使用的通过电压与第n+1次写入循环中使用的通过电压的差表示为ΔVn的情况下，在L

公开(公告)号：CN102768856B

公开(公告)日：2015-10-28

申请号：CN201110280371.6

申请日：2011-09-20

Applicant: 株式会社东芝

Inventor： 坂庭学 ,  上野广贵 ,  入枝重文 ,  高桥荣悦 ,  椎野泰洋

IPC: G11C16/06 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C16/0483

Abstract: 本发明提供半导体存储装置及其控制方法。根据一实施例，半导体存储装置包括：存储单元阵列，其具备配置于多个位线与字线的交叉位置且电流路径串联连接的多个存储单元列；电压生成电路，其生成提供给前述存储单元阵列的电压；以及控制电路，其控制前述存储单元阵列以及前述电压生成电路。前述控制电路在前述存储单元的数据写入工作中以如下方式进行控制：对前述存储单元列的非选择字线施加第1写入通过电压，在选择字线达到了写入电压后，对前述非选择字线进一步施加电压直至达到比前述第1写入通过电压大的第2写入通过电压为止。

公开(公告)号：CN102768856A

公开(公告)日：2012-11-07

申请号：CN201110280371.6

申请日：2011-09-20

Applicant: 株式会社东芝

Inventor： 坂庭学 ,  上野广贵 ,  入枝重文 ,  高桥荣悦 ,  椎野泰洋

IPC: G11C16/06 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C16/0483

Abstract: 本发明提供半导体存储装置及其控制方法。根据一实施例，半导体存储装置包括：存储单元阵列，其具备配置于多个位线与字线的交叉位置且电流路径串联连接的多个存储单元列；电压生成电路，其生成提供给前述存储单元阵列的电压；以及控制电路，其控制前述存储单元阵列以及前述电压生成电路。前述控制电路在前述存储单元的数据写入工作中以如下方式进行控制：对前述存储单元列的非选择字线施加第1写入通过电压，在选择字线达到了写入电压后，对前述非选择字线进一步施加电压直至达到比前述第1写入通过电压大的第2写入通过电压为止。