公开(公告)号：CN104009040B

公开(公告)日：2017-04-12

申请号：CN201310399689.5

申请日：2013-09-05

Applicant: 株式会社东芝

Inventor： 坂口武史 ,  杉山裕和 ,  藤井详久 ,  五月女真一 ,  渡部忠兆 ,  松野光一 ,  甲斐直树

IPC: H01L27/115 ,  H01L27/11524

CPC classification number: H01L29/788 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/088 ,  H01L27/11524 ,  H01L27/11529 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本实施方式的半导体装置包括：将半导体基板分离为多个第1元件区域的第1元件分离区域以及隧道绝缘膜、电荷积聚层、电极间绝缘膜和控制栅极电极被顺序层叠在上述第1元件区域之上的多个存储单元。在周边电路区域中包括：将上述半导体基板分离为多个第2元件区域的第2元件分离区域以及栅极绝缘膜、栅极电极被顺序层叠在上述第2元件区域之上的周边晶体管。上述第1元件分离区域具有埋入第1元件分离沟的底部的第1元件分离绝缘膜和在上述第1元件分离绝缘膜与上述电极间绝缘膜之间形成的空隙，上述第2元件分离区域具有埋入第2元件分离沟中的第2元件分离绝缘膜。上述第1元件分离绝缘膜的膜质和上述第2元件分离绝缘膜的膜质不同。

公开(公告)号：CN104009040A

公开(公告)日：2014-08-27

申请号：CN201310399689.5

申请日：2013-09-05

Applicant: 株式会社东芝

Inventor： 坂口武史 ,  杉山裕和 ,  藤井详久 ,  五月女真一 ,  渡部忠兆 ,  松野光一 ,  甲斐直树

IPC: H01L27/115

CPC classification number: H01L29/788 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/088 ,  H01L27/11524 ,  H01L27/11529 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本实施方式的半导体装置包括：将半导体基板分离为多个第1元件区域的第1元件分离区域以及隧道绝缘膜、电荷积聚层、电极间绝缘膜和控制栅极电极被顺序层叠在上述第1元件区域之上的多个存储单元。在周边电路区域中包括：将上述半导体基板分离为多个第2元件区域的第2元件分离区域以及栅极绝缘膜、栅极电极被顺序层叠在上述第2元件区域之上的周边晶体管。上述第1元件分离区域具有埋入第1元件分离沟的底部的第1元件分离绝缘膜和在上述第1元件分离绝缘膜与上述电极间绝缘膜之间形成的空隙，上述第2元件分离区域具有埋入第2元件分离沟中的第2元件分离绝缘膜。上述第1元件分离绝缘膜的膜质和上述第2元件分离绝缘膜的膜质不同。