公开(公告)号：CN101499457A

公开(公告)日：2009-08-05

申请号：CN200910003275.X

申请日：2009-02-01

Applicant: 株式会社东芝

Inventor： 远藤真人 ,  加藤龙也

IPC: H01L23/535 ,  H01L27/115 ,  H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L27/11519 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及其制造方法。一种半导体器件包括：多个第一互连层，设置在绝缘层中，且形成为宽度和间隔小于曝光技术的分辨极限的图形；以及第二互连层，设置在绝缘层中的第一互连层之间，并且宽度大于第一互连层的宽度。第二互连层和邻近第二互连层两侧的每个第一互连层之间的间隔等于第一互连层之间的间隔。

公开(公告)号：CN106165098A

公开(公告)日：2016-11-23

申请号：CN201580004157.4

申请日：2015-01-07

Applicant: 株式会社东芝

Inventor： 坂本涉 ,  铃木亮太 ,  冈本达也 ,  加藤龙也 ,  荒井史隆

IPC: H01L27/115 ,  H01L29/792 ,  H01L21/336

Abstract: 根据一个实施例，一种半导体存储装置包括基板、设置在所述基板上且在竖直方向上延伸的半导体柱、设置在所述半导体柱的侧方且在第一方向上延伸的多个第一电极膜。所述多个第一电极膜沿着所述竖直方向彼此分离地配置。所述半导体存储装置进一步包括设置在所述半导体柱与所述第一电极膜之间的多个第二电极膜。所述多个第二电极膜沿着所述竖直方向彼此分离地配置。所述半导体存储装置进一步包括设置在所述半导体柱与所述第二电极膜之间的第一绝缘膜，以及设置在所述第二电极膜与所述第一电极膜之间的第二绝缘膜。

公开(公告)号：CN104779253A

公开(公告)日：2015-07-15

申请号：CN201410250359.4

申请日：2014-06-06

Applicant: 株式会社东芝

Inventor： 坂本涉 ,  铃木亮太 ,  冈本达也 ,  加藤龙也

IPC: H01L27/115 ,  H01L21/8248

CPC classification number: H01L27/11556 ,  G11C16/0408 ,  G11C16/24 ,  G11C16/30 ,  H01L23/528 ,  H01L27/11519 ,  H01L29/0649 ,  H01L29/66825 ,  H01L29/7926

Abstract: 本发明提供半导体存储装置及其制造方法。半导体存储装置具备：基板；设置在所述基板上且沿上下方向延伸的半导体柱；设置在所述半导体柱的侧方、沿第1方向延伸且沿所述上下方向彼此分离地配置的多张第1电极膜；设置在所述半导体柱与所述第1电极膜之间、且沿所述上下方向彼此分离地配置的多个第2电极膜；设置在所述半导体柱与所述第2电极膜之间的第1绝缘膜；和设置在所述第2电极膜与所述第1电极膜之间的第2绝缘膜。

公开(公告)号：CN101499457B

公开(公告)日：2011-03-30

申请号：CN200910003275.X

申请日：2009-02-01

Applicant: 株式会社东芝

Inventor： 远藤真人 ,  加藤龙也

IPC: H01L23/535 ,  H01L27/115 ,  H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L27/11519 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及其制造方法。一种半导体器件包括：多个第一互连层，设置在绝缘层中，且形成为宽度和间隔小于曝光技术的分辨极限的图形；以及第二互连层，设置在绝缘层中的第一互连层之间，并且宽度大于第一互连层的宽度。第二互连层和邻近第二互连层两侧的每个第一互连层之间的间隔等于第一互连层之间的间隔。