公开(公告)号：CN101166028A

公开(公告)日：2008-04-23

申请号：CN200710162852.0

申请日：2007-10-16

Applicant: 松下电器产业株式会社

Inventor： 吉本丰 ,  伊藤稔

IPC: H03K19/0948 ,  H01L21/822 ,  G06F17/50

CPC classification number: G06F17/5068 ,  H03K19/0016

Abstract: 本发明涉及一种半导体集成电路的设计方法、装置以及电子装置，能够以如下的简易方法设计ZSCCMOS结构的半导体集成电路。对于各种基本逻辑门，准备逻辑门单元H和版图单元H以及逻辑门单元L和版图单元L，所述逻辑门单元H和版图单元H中，高电位侧电源端与VDD连接，低电位侧电源端与虚拟电源线VSSV连接，所述逻辑门单元L和版图单元L中，高电位侧电源端与虚拟电源线VDDV连接，低电位侧电源端与VSS连接(S11)；使用网表(100)，并假设处于电源即将断开之前的状态来进行逻辑仿真(S12)；对输出状态为“H”的基本逻辑门使用逻辑门单元H，对输出状态为“L”的基本逻辑门使用逻辑门单元L，来变更网表(100)(S13)；使用版图单元H、L生成版图(S14)。