公开(公告)号：CN1241264C

公开(公告)日：2006-02-08

申请号：CN03159897.8

申请日：2003-09-27

Applicant: 松下电器产业株式会社

Inventor： 筒江诚 ,  薮俊树 ,  加藤义明 ,  上田哲也 ,  濑尾晓

IPC: H01L27/04 ,  H01L21/822 ,  H01G4/33

CPC classification number: H01L23/5223 ,  H01L21/76807 ,  H01L21/76838 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及其制造方法，在具有MIM电容的半导体装置中形成高容量高可靠性的MIM电容。本发明的半导体装置备有设置在半导体基片(101)上的层间绝缘膜(204)和埋入上述层间绝缘膜(204)，与上述半导体基片(101)导通的配线(208a)、(208c)，MIM电容(201)具有由金属构成的第1和第2电极(208b)、(214b)和由电介质构成的电容绝缘膜(210)，上述第1电极(208b)埋入上述层间绝缘膜(204)中，上述电容绝缘膜(210)设置在上述第1电极(208b)上，上述第2电极(214b)是通过上述电容绝缘膜(210)与上述第1电极(208b)对置设置的金属层。

公开(公告)号：CN1407620A

公开(公告)日：2003-04-02

申请号：CN02131607.4

申请日：2002-09-11

Applicant: 松下电器产业株式会社

Inventor： 栗本一实 ,  加藤义明

IPC: H01L23/522 ,  H01L23/00 ,  H01L21/768

CPC classification number: H01L23/564 ,  H01L21/76807 ,  H01L21/76838 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置及其制造方法，在设置有元件和下层布线52、56的基板上，沉积层间绝缘膜18后，在层间绝缘膜18上，分别形成在内部元件区域上到达布线56的通路孔70，和在芯片区域外周部上到达环状衬垫16的环状槽30。其次，通过将形成在层间绝缘膜18上的感光胶图形Fr2作为掩膜进行蚀刻，在内部元件区域形成比通路孔70宽的布线用槽71。这时，由于环状槽30中位于芯片区域外周部的边部的部分，被感光胶图形Fr2的局部所埋，所以可以减少从环状槽30的底面飞散的Cu。从而提供一种在形成密封圈构造时所发生的等离子损害和布线电阻的差异小的半导体装置及其制造方法。

公开(公告)号：CN100349290C

公开(公告)日：2007-11-14

申请号：CN02131607.4

申请日：2002-09-11

Applicant: 松下电器产业株式会社

Inventor： 栗本一实 ,  加藤义明

IPC: H01L23/522 ,  H01L23/00 ,  H01L21/768

CPC classification number: H01L23/564 ,  H01L21/76807 ,  H01L21/76838 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置及其制造方法，在设置有元件和下层布线(52、56)的基板上，沉积层间绝缘膜(18)后，在层间绝缘膜(18)上，分别形成在内部元件区域上到达布线(56)的通路孔(70)，和在芯片区域外周部上到达环状衬垫(16)的环状槽(30)。其次，通过将形成在层间绝缘膜(18)上的感光胶图形(Fr2)作为掩膜进行蚀刻，在内部元件区域形成比通路孔(70)宽的布线用槽(71)。这时，由于环状槽(30)中位于芯片区域外周部的边部的部分，被感光胶图形(Fr2)的局部所埋，所以可以减少从环状槽(30)的底面飞散的Cu。从而提供在形成密封圈构造时所发生的等离子损害和布线电阻的差异小的半导体装置及其制造方法。

公开(公告)号：CN1494152A

公开(公告)日：2004-05-05

申请号：CN03159897.8

申请日：2003-09-27

Applicant: 松下电器产业株式会社

Inventor： 筒江诚 ,  薮俊树 ,  加藤义明 ,  上田哲也 ,  濑尾晓

IPC: H01L27/04 ,  H01L21/822 ,  H01G4/33

CPC classification number: H01L23/5223 ,  H01L21/76807 ,  H01L21/76838 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及其制造方法，在具有MIM电容的半导体装置中形成高容量高可靠性的MIM电容。本发明的半导体装置备有设置在半导体基片(101)上的层间绝缘膜(204)和埋入上述层间绝缘膜(204)，与上述半导体基片(101)导通的配线(208a)、(208c)，MIM电容(201)具有由金属构成的第1和第2电极(208b)、(214b)和由电介质构成的电容绝缘膜(210)，上述第1电极(208b)埋入上述层间绝缘膜(204)中，上述电容绝缘膜(210)设置在上述第1电极(208b)上，上述第2电极(214b)是通过上述电容绝缘膜(210)与上述第1电极(208b)对置设置的金属层。