ATAPI指令接收方法
    2.
    发明授权

    公开(公告)号:CN100454281C

    公开(公告)日:2009-01-21

    申请号:CN01117849.3

    申请日:2001-02-16

    CPC classification number: G06F9/3879

    Abstract: 本发明提供一种ATAPI指令接收方式,使得CPU能够迅速地对应于没有在数据存取中花费时间的其它处理,另外,不破坏CPU存取时的中间数据。本发明在包括从主机通过ATA总线2接收的公共寄存器存储区域(包括保持指令包的数据FIFO712)711和可能作为CPU72的RAM使用的缓冲存储器712的ATAPI协议控制LSI71进行指令接收时,在从CPU72提供数据存储许可的情况下,在由CPU72指定的缓冲存储器712的存储目的地址中,存储公共寄存器值(包括指令包值)。

    信号处理装置
    4.
    发明公开

    公开(公告)号:CN1277688A

    公开(公告)日:2000-12-20

    申请号:CN99801543.1

    申请日:1999-09-17

    CPC classification number: G06F11/3476 G06F11/2268 G06F11/348

    Abstract: 一种在LSI内部具有存储器及存取该存储器的多个块的信号处理装置,设置有可使发生故障时易于分析原因的跟踪控制块(170),由微型计算机(110)的设定,将从上述存储器存取块送出的存取履历,写到存储器的特定区域,并在调停块(150)内设置虚拟调停块(180),以便在执行存取履历跟踪中,接受其他存储器存取块的要求使用存储器信号,而返回存储器使用承认信号,不必实际存取内设存储装置(160)。发生故障时,可从外部读出内设存储器(160)内的特定跟踪领域,因而可易于分析故障。

    调试电路
    6.
    发明公开

    公开(公告)号:CN1598608A

    公开(公告)日:2005-03-23

    申请号:CN200410079702.X

    申请日:2004-09-17

    CPC classification number: G06F11/24 G01R31/31705

    Abstract: 本发明提供一种调试电路,在变换块(140)中,把由选择块(120)输出的异常的原因解析中认为有效的多个内部信号,用从时间生成块(130)输出的信号进行栓锁,并变换为串行数据输出到输出块(150),因此,可以用少量的外部管脚观测LSI内部的多个信号,可以迅速并且可靠地执行LSI的动作异常的解析。

    信号处理装置
    8.
    发明授权

    公开(公告)号:CN1146793C

    公开(公告)日:2004-04-21

    申请号:CN99801543.1

    申请日:1999-09-17

    CPC classification number: G06F11/3476 G06F11/2268 G06F11/348

    Abstract: 一种在LSI内部具有存储器及存取该存储器的多个块的信号处理装置,设置有可使发生故障时易于分析原因的跟踪控制块(170),由微型计算机(110)的设定,将从上述存储器存取块送出的存取履历,写到存储器的特定区域,并在调停块(150)内设置虚拟调停块(180),以便在执行存取履历跟踪中,接受其他存储器存取块的要求使用存储器信号,而返回存储器使用承认信号,不必实际存取内设存储装置(160)。发生故障时,可从外部读出内设存储器(160)内的特定跟踪领域,因而可易于分析故障。

    调试电路
    10.
    发明公开

    公开(公告)号:CN101604274A

    公开(公告)日:2009-12-16

    申请号:CN200910140143.1

    申请日:2004-09-17

    CPC classification number: G06F11/24 G01R31/31705

    Abstract: 本发明提供一种调试电路,在变换块(140)中,把由选择块(120)输出的异常的原因解析中认为有效的多个内部信号,用从时间生成块(130)输出的信号进行栓锁,并变换为串行数据输出到输出块(150),因此,可以用少量的外部管脚观测LSI内部的多个信号,可以迅速并且可靠地执行LSI的动作异常的解析。

Patent Agency Ranking