公开(公告)号：CN116810076A

公开(公告)日：2023-09-29

申请号：CN202310304743.7

申请日：2023-03-21

Applicant: 杭州电子科技大学信息工程学院

Inventor： 杨梦超 ,  胡振宇 ,  王谦 ,  祝天翔 ,  周一成

IPC: B23K3/08 ,  B23K3/06 ,  H01L21/67

Abstract: 本发明公开了一种电子集成电路芯片封装设备，包括加工台，所述加工台的上方设置有沿水平方向运动的活动板，所述活动板的顶端固定安装有焊锡膏储存箱，所述焊锡膏储存箱的底端内壁安装有固定管，且所述固定管靠近下端的管壁开设有呈环形阵列分布的进料孔，所述固定管的外部滑动套设有活动管，且所述活动管的底端与焊锡膏储存箱的底端内壁之间固定连接有复位弹簧，所述活动管的顶端固定安装有活动座，活动座的顶端设有两组平滑连接的凸缘和凹缘，且所述焊锡膏储存箱上设有与活动座匹配的驱动组件。本发明能够代替人工对芯片封装时的焊锡膏进行定量且有序的挤出，避免焊锡膏涂刷不均匀造成封装不完全或者多余的焊锡膏溢出产生连锡的情况发生。

公开(公告)号：CN110222006A

公开(公告)日：2019-09-10

申请号：CN201910408223.4

申请日：2019-05-15

Applicant: 杭州电子科技大学

Inventor： 骆建军 ,  胡振宇 ,  樊凌雁

IPC: G06F15/78

Abstract: 本发明公开了一种基于RRAM的处理器架构及控制方法，至少包括中央处理器(CPU)、随机存储器(RAM)、阻变存储器(RRAM)阵列模块以及纠错电路(ECC)，其中，CPU通过标准总线与RAM和纠错电路相连接，RAM作为数据缓存使用；RRAM阵列模块用于存储数据和处理器的程序(PROGRAM)，其通过所述纠错电路接入标准总线以根据CPU指令完成数据读写；所述纠错电路用于根据冗余信息修正RRAM阵列模块存储的数据。采用本发明的技术方案，使得高生产良率、高可靠性的目的得以实现，基于RRAM的嵌入式处理器架构，为28nm及以下高端芯片设计和加工制造开辟了新路。

公开(公告)号：CN110222006B

公开(公告)日：2023-10-20

申请号：CN201910408223.4

申请日：2019-05-15

Applicant: 杭州电子科技大学

Inventor： 骆建军 ,  胡振宇 ,  樊凌雁

IPC: G06F15/78

Abstract: 本发明公开了一种基于RRAM的处理器架构及控制方法，至少包括中央处理器(CPU)、随机存储器(RAM)、阻变存储器(RRAM)阵列模块以及纠错电路(ECC)，其中，CPU通过标准总线与RAM和纠错电路相连接，RAM作为数据缓存使用；RRAM阵列模块用于存储数据和处理器的程序(PROGRAM)，其通过所述纠错电路接入标准总线以根据CPU指令完成数据读写；所述纠错电路用于根据冗余信息修正RRAM阵列模块存储的数据。采用本发明的技术方案，使得高生产良率、高可靠性的目的得以实现，基于RRAM的嵌入式处理器架构，为28nm及以下高端芯片设计和加工制造开辟了新路。