-
公开(公告)号：CN110413234B
公开(公告)日：2024-04-26
申请号：CN201910683094.X
申请日：2019-07-26
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种固态硬盘控制器，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制缓存单元和DRAM；闪存控制器与FLASH相连接，用于将缓存单元和DRAM中的数据存储至FLASH中。
-
公开(公告)号：CN110413233B
公开(公告)日：2024-10-29
申请号：CN201910682417.3
申请日：2019-07-26
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种固态硬盘控制器，该固态硬盘控制器集成封装为单颗芯片，至少包括CPU、主控接口控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元采用SRAM，用于缓存主控接口控制器接收的数据；闪存控制器与FLASH相连接，用于将缓存单元中的数据存储至FLASH中。与现有技术相比较，本发明提出了一种全新的SSD主控缓存架构，采用SRAM替换了DRAM，并将缓存集成到主控芯片之中，从而优化了芯片的系统结构，一定程度上优化了PCB的布局布线和缩小尺寸，极大的降低了硬件成本。
-
公开(公告)号：CN117908775A
公开(公告)日：2024-04-19
申请号：CN202311683588.0
申请日：2023-12-08
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本发明涉及硬盘数据安全技术领域，具体涉及一种通过验证销毁密码擦除硬盘数据的方法以及安全硬盘，旨在提高销毁速度。本发明中通过验证销毁密码擦除硬盘数据的方法适用于硬盘的主控芯片，该方法包括：主控芯片接收指令，验证该指令与主控芯片的内嵌存储区域中设置的销毁密码是否相同；在该指令与销毁密码相同的情况下，对硬盘的各分区中全部存储单元进行擦除。在硬盘出厂时，主控芯片的内嵌存储区域中设置有初始的销毁密码。此外，还可以根据修改密码的指令对销毁密码进行修改。本发明的方法相比现有技术更为方便、快速，而且因为是直接擦除存储单元，所以销毁后的数据无法恢复，有效降低了数据泄露的风险。
-
Patent Agency Ranking
公开(公告)号：CN117892337A
公开(公告)日：2024-04-16
申请号：CN202311730565.0
申请日：2023-12-15
Applicant: 杭州电子科技大学
Abstract: 一种基于密码进行固态硬盘数据自动处理方法及装置，涉及数据处理领域。在该方法中，根据用户对固态硬盘的目标数据的访问请求，获取用户设备的设备信息；基于设备信息，判断用户设备是否为授权设备；若用户设备为授权设备，则获取用户的生物特征数据，生物特征数据为用户的指纹数据；基于设备信息和生物特征数据，生成用户私钥；判断用户私钥是否具有解锁加密数据的权限；若用户私钥具有解锁加密数据的权限，则通过用户私钥解锁加密数据。实施本申请提供的技术方案，确保了只有授权用户才能访问和解密数据，提高了数据的保密性和完整性，防止了未经授权的访问和数据泄露。
-
公开(公告)号：CN110413234A
公开(公告)日：2019-11-05
申请号：CN201910683094.X
申请日：2019-07-26
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种固态硬盘控制器，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制缓存单元和DRAM；闪存控制器与FLASH相连接，用于将缓存单元和DRAM中的数据存储至FLASH中。
-
公开(公告)号：CN110413233A
公开(公告)日：2019-11-05
申请号：CN201910682417.3
申请日：2019-07-26
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种固态硬盘控制器，该固态硬盘控制器集成封装为单颗芯片，至少包括CPU、主控接口控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元采用SRAM，用于缓存主控接口控制器接收的数据；闪存控制器与FLASH相连接，用于将缓存单元中的数据存储至FLASH中。与现有技术相比较，本发明提出了一种全新的SSD主控缓存架构，采用SRAM替换了DRAM，并将缓存集成到主控芯片之中，从而优化了芯片的系统结构，一定程度上优化了PCB的布局布线和缩小尺寸，极大的降低了硬件成本。
-
公开(公告)号：CN210155649U
公开(公告)日：2020-03-17
申请号：CN201921191767.1
申请日：2019-07-26
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本实用新型公开了一种固态硬盘控制器，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制缓存单元和DRAM；闪存控制器与FLASH相连接，用于将缓存单元和DRAM中的数据存储至FLASH中。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN210155650U
公开(公告)日：2020-03-17
申请号：CN201921191770.3
申请日：2019-07-26
Applicant: 杭州电子科技大学
IPC: G06F3/06
Abstract: 本实用新型公开了一种固态硬盘控制器，该固态硬盘控制器集成封装为单颗芯片，至少包括CPU、主控接口控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元采用SRAM，用于缓存主控接口控制器接收的数据；闪存控制器与FLASH相连接，用于将缓存单元中的数据存储至FLASH中。与现有技术相比较，本实用新型提出了一种全新的SSD主控缓存架构，采用SRAM替换了DRAM，并将缓存集成到主控芯片之中，从而优化了芯片的系统结构，一定程度上优化了PCB的布局布线和缩小尺寸，极大的降低了硬件成本。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
