公开(公告)号：CN105426793B

公开(公告)日：2018-02-06

申请号：CN201510788566.X

申请日：2015-11-17

Applicant: 无锡江南计算技术研究所

Inventor： 蔡亮 ,  汪争 ,  刘杰 ,  叶维 ,  韩文燕 ,  刘亮 ,  张琦滨 ,  毕小建

IPC: G06F21/85

Abstract: 本发明提供了一种多端口设备控制器加解密调度控制方法。使用具有第一主接口和第二主接口以及第一从接口和第二从接口的局部总线作为设备控制器与主机之间的数据路由开关设备；而且，针对每个端口配置的普通模式和加密模式来分别配置数据传输请求的不同的总线请求路由。使得端口的普通模式下的数据传输请求仅从局部总线的第一主接口发出，并且固定路由到局部总线的第一从接口。使得端口的加密模式下的从局部总线的第一主接口发出的数据传输请求经过加密逻辑路由到局部总线的第二从接口；使得端口的加密模式下的从局部总线的第二主接口发出的数据传输请求经过加密逻辑路由到局部总线的第一从接口。

公开(公告)号：CN105426793A

公开(公告)日：2016-03-23

申请号：CN201510788566.X

申请日：2015-11-17

Applicant: 无锡江南计算技术研究所

Inventor： 蔡亮 ,  汪争 ,  刘杰 ,  叶维 ,  韩文燕 ,  刘亮 ,  张琦滨 ,  毕小建

IPC: G06F21/85

CPC classification number: G06F21/85 ,  G06F2221/2125

Abstract: 本发明提供了一种多端口设备控制器加解密调度控制方法。使用具有第一主接口和第二主接口以及第一从接口和第二从接口的局部总线作为设备控制器与主机之间的数据路由开关设备；而且，针对每个端口配置的普通模式和加密模式来分别配置数据传输请求的不同的总线请求路由。使得端口的普通模式下的数据传输请求仅从局部总线的第一主接口发出，并且固定路由到局部总线的第一从接口。使得端口的加密模式下的从局部总线的第一主接口发出的数据传输请求经过加密逻辑路由到局部总线的第二从接口；使得端口的加密模式下的从局部总线的第二主接口发出的数据传输请求经过加密逻辑路由到局部总线的第一从接口。

公开(公告)号：CN102880587A

公开(公告)日：2013-01-16

申请号：CN201210380598.2

申请日：2012-10-09

Applicant: 无锡江南计算技术研究所

Inventor： 刘杰 ,  唐勇 ,  蔡亮 ,  毕小建 ,  陈薇 ,  叶维 ,  童磊

IPC: G06F15/76 ,  G06F13/28

Abstract: 一种基于嵌入式加速核心的独立显卡架构包括加速部件、互连总线和传输部件。显示控制器用于将显示存储器中像素数据输出至显示装置；图形处理器用于对图形类任务进行加速；视频加速器用于对视频和图像数据进行编解码操作。IO配置总线用于转发外部访问各部件的IO请求，以及对显示存储器数据的直接访问；数据传输总线用于转发各部件对主存储器数据的直接访问请求。接口转换器用于实现独立显卡内总线协议与独立显卡外系统接口的协议转换；直接存储访问控制器用于实现主存储器和显示存储器之间数据批量传输；存储控制器用于管理各部件对显示存储器数据的访问；路由部件分别用于将数据访问请求路由至所述显示存储器和所述主存储器。

公开(公告)号：CN105354167B

公开(公告)日：2018-01-19

申请号：CN201510790131.9

申请日：2015-11-17

Applicant: 无锡江南计算技术研究所

Inventor： 张亮 ,  毕小建 ,  叶维 ,  韩文燕 ,  刘亮 ,  张琦滨 ,  蔡亮

IPC: G06F13/42

Abstract: 本发明提供了一种PCI桥次级总线复位的缓冲排空方法，包括：在PCI桥收到上层系统的PCI桥次级总线复位命令后，使得PCI桥次级总线端的所有逻辑复位，使得PCI桥的PCI配置寄存器中的三级总线寄存器不复位，而且使得该三级总线寄存器只接收系统上电复位控制，同时使得PCI桥的CPL请求接收缓冲只接收上电复位控制，并且使得PCI桥次级总线端的接收向量仲裁器在复位期间不仲裁任何请求。

公开(公告)号：CN105354167A

公开(公告)日：2016-02-24

申请号：CN201510790131.9

申请日：2015-11-17

Applicant: 无锡江南计算技术研究所

Inventor： 张亮 ,  毕小建 ,  叶维 ,  韩文燕 ,  刘亮 ,  张琦滨 ,  蔡亮

IPC: G06F13/42

CPC classification number: G06F13/4221 ,  G06F2213/0024

Abstract: 本发明提供了一种PCI桥次级总线复位的缓冲排空方法，包括：在PCI桥收到上层系统的PCI桥次级总线复位命令后，使得PCI桥次级总线端的所有逻辑复位，使得PCI桥的PCI配置寄存器中的三级总线寄存器不复位，而且使得该三级总线寄存器只接收系统上电复位控制，同时使得PCI桥的CPL请求接收缓冲只接收上电复位控制，并且使得PCI桥次级总线端的接收向量仲裁器在复位期间不仲裁任何请求。

公开(公告)号：CN102880587B

公开(公告)日：2014-12-24

申请号：CN201210380598.2

申请日：2012-10-09

Applicant: 无锡江南计算技术研究所

Inventor： 刘杰 ,  唐勇 ,  蔡亮 ,  毕小建 ,  陈薇 ,  叶维 ,  童磊

IPC: G06F15/76 ,  G06F13/28

Abstract: 一种基于嵌入式加速核心的独立显卡架构包括加速部件、互连总线和传输部件。显示控制器用于将显示存储器中像素数据输出至显示装置；图形处理器用于对图形类任务进行加速；视频加速器用于对视频和图像数据进行编解码操作。IO配置总线用于转发外部访问各部件的IO请求，以及对显示存储器数据的直接访问；数据传输总线用于转发各部件对主存储器数据的直接访问请求。接口转换器用于实现独立显卡内总线协议与独立显卡外系统接口的协议转换；直接存储访问控制器用于实现主存储器和显示存储器之间数据批量传输；存储控制器用于管理各部件对显示存储器数据的访问；路由部件分别用于将数据访问请求路由至所述显示存储器和所述主存储器。