-
公开(公告)号：CN112614782B
公开(公告)日：2024-06-18
申请号：CN202011476918.5
申请日：2020-12-15
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/329 , H01L29/06
摘要： 一种单向负阻浪涌防护芯片的制造方法。本发明涉及芯片加工领域，尤其涉及一种单向负阻浪涌防护芯片的制造方法。提供了一种在无需晶片片厚极限减薄的情况下，使产品具有负阻特性及低的正向接触电压的单向负阻浪涌防护芯片的制造方法。本发明在工作中，包含P型衬底原硅片；通过在P型硅衬底的两侧进行淡磷掺杂形成N‑扩散区；在上侧N‑区进行浓硼掺杂形成P+区，在下侧N‑区掺杂浓磷，形成N++区，同时下层N‑区改变为N+区，从而制得单向负阻浪涌防护芯片。本发明避免了封装过程中晶片过薄而造成的应力，提升产品可靠性。
-
公开(公告)号：CN114267584A
公开(公告)日：2022-04-01
申请号：CN202111582594.8
申请日：2021-12-22
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/306
摘要： 一种适用于深沟槽蚀刻的芯片制作工艺。涉及一种半导体功率器件芯片加工领域，尤其涉及一种深沟槽蚀刻GPP芯片的沟槽湿法腐蚀工艺。包括以下步骤：1）扩散：在晶片表面沉积一层磷和硼，形成P+‑N‑N+结构；2）选择性光刻：将晶片区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，其它区域用光阻剂保护；3）沟槽蚀刻：3.1）采用KOH腐蚀液对暴露出来的硅进行湿法腐蚀；3.2）采用混酸对蚀刻道硅进行二次腐蚀；4）玻璃钝化；5）LTO：采用LPCVD在晶片表面沉积一层LTO膜；6）选择性光刻：通过光刻的方法将晶粒台面氧化膜去除；7）金属化：通过化学镀或蒸镀的方法，在晶片表面形成电极；完成。本发明减少作业时间，提升设备产能。
-
公开(公告)号：CN109087857A
公开(公告)日：2018-12-25
申请号：CN201810958908.1
申请日：2018-08-22
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/329
摘要： 一种GPP芯片的制作工艺。涉及芯片加工领域，尤其涉及一种GPP芯片的制作工艺。提供了一种既可有效避免切割隐裂，增加台面可用面积，又能提升PN结处洁净度的新型玻璃包裹及钝化工艺，进而提高二极管产品可靠性的GPP芯片的制作工艺。本发明在工作中，将刀刮与PG工艺相结合，在刀刮后、玻璃熔融前增加一道光刻工艺，使填满玻璃粉的沟槽底部玻璃粉被去除，然后进行烧结、玻璃熔融等后续工艺。本发明方便操作，提升了产品品质。
-
公开(公告)号：CN115642085A
公开(公告)日：2023-01-24
申请号：CN202211213031.6
申请日：2022-09-30
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/329 , H01L29/06 , H01L29/861
摘要： 一种高电阻率阱扩散低压二极管及制备方法。涉及半导体器件。本发明通过在高电阻率CZ硅衬底上选择性扩散制造出低阻P+衬底，通过对高电阻率原片衬底和高掺杂的低阻P+衬底进行脱氧处理，降低器件衬底氧含量降低产品IR，衬底中氧含量高，容易产生较多的负荷中心，在生产过程中会产生更多的缺陷，造成产品反向漏电流大，氧含量要小于1x1017个/cm3，同时结合阱工艺，改变大电流时二极管结的击穿点，由边缘转移至中央区域，提升产品整体耐压能力，提升产品可靠性，提升产品可靠性。
-
公开(公告)号：CN115632059A
公开(公告)日：2023-01-20
申请号：CN202211322246.1
申请日：2022-10-27
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L29/06 , H01L29/861 , H01L21/329
摘要： 一种高浪涌能力的平面二极管及其制备方法。涉及一种半导体器件。包括：衬底；P+衬底区，所述P+衬底区从衬底的顶部向下扩散，位于所述衬底内；所述衬底的顶部靠近边缘处设有环形豁口；所述环形豁口与P+衬底区的顶面之间设有弧形肩部；和氧化物钝化膜，所述氧化物钝化膜设置在所述弧形肩部上，分别与所述衬底和P+衬底区连接，平面二极管的顶面和底面分别设有金属层。所述金属层包括：上金属层，所述上金属层设置在氧化物钝化膜上，中部与所述P+衬底区连接；所述下金属层设置在衬底的底部。本发明有效避免平面二极管芯片边缘先雪崩，提升二极管的抗浪涌能力及可靠性，提升产品品质。
-
公开(公告)号：CN117855041A
公开(公告)日：2024-04-09
申请号：CN202410133180.4
申请日：2024-01-31
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/329 , H01L29/861 , H01L29/06 , H01L21/306 , H01L21/308
摘要： 一种具有复合沟槽的高压GPP芯片及制备方法。涉及半导体技术领域。包括以下步骤：步骤S100，扩散；在硅片表面沉积一层磷和硼，形成P+—N—N+结构，并在上下双面分别生长一层二氧化硅氧化膜；步骤S200，一次光刻及氧化膜腐蚀；晶片双面旋涂光刻胶后，在P+区的表面区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，掩模版开槽，其它区域用光阻剂保护，用BOE腐蚀酸将氧化膜去除露出待蚀刻的硅表面；本发明使N区电场展宽区域受划片机械应力影响变小，提升芯片可靠性能力；三次光刻及两次蚀刻，形成所需的沟槽形态，提高电压及产品的可靠性。
-
公开(公告)号：CN116864449A
公开(公告)日：2023-10-10
申请号：CN202310917532.0
申请日：2023-07-25
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/78 , H01L21/306
摘要： 一种改善单向产品切割背崩的芯片制作工艺，涉及一种半导体功率器件芯片加工领域。本发明分别采用两种不同特殊配比蚀刻酸进行作业，在保证P面正常蚀刻速率的基础上，降低N面蚀刻速率，此种方法不仅避免了切割背崩问题，同时也释放了晶片在制造过程中产生的应力。在半导体市场竞争越演越烈的今天，拥有一流的半导体制造技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证半导体分立器件的各项能力及可靠性，研究一种高可靠性的功率器件产品的制作工艺具有很重要的意义。
-
公开(公告)号：CN116314345A
公开(公告)日：2023-06-23
申请号：CN202310309831.6
申请日：2023-03-28
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L29/861 , H01L21/329 , H01L29/06 , H01L29/08
摘要： 一种高压TVS产品及其PN结钝化工艺。涉及半导体器件，尤其涉及一种低应力高可靠性的高压TVS产品及其PN结钝化工艺。提供了一种生产成本低，又能有效提高器件可靠性和稳定性以及降低器件应力的一种高压TVS产品及其PN结钝化工艺。本发明在工作中，在高压TVS制造工艺中，将SIPOS膜钝化与Si3N4及SiO2膜钝化方式结合，在SIPOS膜沉积后，利用LPCVD在其表面继续生长一层Si3N4及致密的SiO2膜，减少了玻璃熔融过程造成的PN结处杂质污染及玻璃与硅间的结合应力，降低反向漏电流，提升产品可靠性；具有结构简单、制造方便的显著特点。
-
公开(公告)号：CN117612936A
公开(公告)日：2024-02-27
申请号：CN202311582211.6
申请日：2023-11-24
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/329 , H01L29/861 , C23C14/34 , C23C14/18 , C23C14/58
摘要： 一种AL选择性扩散的二极管生产工艺。涉及半导体加工技术领域。包括以下步骤：步骤S100：N衬底选取；步骤S200：N衬底上生长氧化膜；步骤S300：一次单面选择性光刻；步骤S400：氧化膜去除；步骤S500：AL溅射；步骤S600：在溅射面贴一层具有粘性的蓝膜，在烘箱中烘烤；步骤S700：揭膜去除氧化膜上的AL；步骤S800：真空合金及base区表面金属去除。步骤S100中N衬底的选取根据产品的耐压需求，选择不同电阻率的N衬底硅片，一般为50‑100Ω。本发明既在短的扩散时间内实现了AL的选择性扩散形成较高的耐压，又保留了较高的表面浓度形成良好的欧姆接触。
-
公开(公告)号：CN112614782A
公开(公告)日：2021-04-06
申请号：CN202011476918.5
申请日：2020-12-15
申请人： 扬州杰利半导体有限公司
IPC分类号： H01L21/329 , H01L29/06
摘要： 一种单向负阻浪涌防护芯片的制造方法。本发明涉及芯片加工领域，尤其涉及一种单向负阻浪涌防护芯片的制造方法。提供了一种在无需晶片片厚极限减薄的情况下，使产品具有负阻特性及低的正向接触电压的单向负阻浪涌防护芯片的制造方法。本发明在工作中，包含P型衬底原硅片；通过在P型硅衬底的两侧进行淡磷掺杂形成N‑扩散区；在上侧N‑区进行浓硼掺杂形成P+区，在下侧N‑区掺杂浓磷，形成N++区，同时下层N‑区改变为N+区，从而制得单向负阻浪涌防护芯片。本发明避免了封装过程中晶片过薄而造成的应力，提升产品可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.033 秒)
