-
公开(公告)号：CN118900586A
公开(公告)日：2024-11-05
申请号：CN202410957579.4
申请日：2024-07-17
申请人： 惠科股份有限公司
IPC分类号： H10K59/12 , H10K59/122 , H10K59/80 , H10K71/00 , H10K71/60 , H10K71/16 , H01L27/15 , H01L33/52 , H01L33/00
摘要： 本申请公开了一种显示面板、显示面板的制备方法以及显示装置，涉及显示技术领域，包括基板、多个隔断结构、多个发光单元和第一无机封装层，所述隔断结构包括依次堆叠的像素定义层、导电层和绝缘层，所述绝缘层包括第一绝缘部和第二绝缘部，所述第二绝缘部设置在所述导电层远离所述像素定义层的一侧，所述第一绝缘部设置在所述第二绝缘部远离所述导电层的一侧，其中，所述第一绝缘部在所述衬底上的正投影，与所述第二绝缘部在所述衬底上的正投影至少部分重叠；本申请通过以上设计，消除封装闭合孔洞，提高封装可靠性。
-
公开(公告)号：CN118748902A
公开(公告)日：2024-10-08
申请号：CN202410782073.4
申请日：2024-06-17
申请人： 惠科股份有限公司
摘要： 本申请提供一种显示面板及其制备方法、显示装置。该制备方法包括：提供预制板；在预制板上依次沉积形成发光层和阴极。其中，预制板包括驱动基板、阳极、像素定义层和导电隔离结构，像素开口内依次层叠的阳极、发光层和阴极构成子像素单元。在沉积形成阴极之前，该制备方法还包括：通过掩膜版，在除目标像素开口区域以外的发光层上蒸镀形成阻隔层；阻隔层与阴极材料相互排斥，以用于阻止阴极材料沉积于非目标像素开口区域。在沉积形成阴极之后还包括：去除除目标像素开口区域以外的阻隔层和发光层。该显示面板的制备方法可降低工艺难度，提高产品良率。
-
公开(公告)号：CN118678769A
公开(公告)日：2024-09-20
申请号：CN202410816957.7
申请日：2024-06-21
申请人： 惠科股份有限公司
IPC分类号： H10K59/12 , H10K59/131 , H10K59/80
摘要： 本申请提供一种显示面板及显示装置，属于显示技术领域。该显示面板具有显示区和边框区；边框区包括沿远离显示区方向依次设置的信号连接区和隔离坝区，信号连接区与隔离坝区之间具有安全距离。信号连接区包括依次层叠设置的驱动基板、连接电极、连接定义层、导电隔离结构和封装层。导电隔离结构与阴极电性耦接，连接电极与电源走线电性耦接，封装层包括有机封装层。其中，连接定义层定义出多个连接开口，暴露出连接电极；导电隔离结构凸出连接定义层设置，且通过连接开口与连接电极接触导通；导电隔离结构呈网状围设形成多个封装开口，有机封装层填充于封装开口内且封盖导电隔离结构。该显示面板可缩短有机封装层的流平距离，减小边框的宽度。
-
公开(公告)号：CN118647241A
公开(公告)日：2024-09-13
申请号：CN202410650518.3
申请日：2024-05-23
申请人： 惠科股份有限公司
IPC分类号： H10K71/00 , H10K59/12 , H10K59/80 , H10K50/844
摘要： 本发明涉及视觉显示的技术领域，具体涉及一种显示面板的制备方法、显示面板及显示装置。从靠近阴极至远离阴极方向上，第一封装层的厚度小于主体部厚度的80％，第二封装层的厚度大于主体部厚度的20％，第二封装层与第一封装层的厚度之和大于主体部的厚度。由此，通过第一封装层和第二封装层以实现子像素的独立封装，在第一封装层预留一空间用于形成第二封装层，且将第二封装层的高度设置为大于主体部厚度的20％，由于第二封装层厚度小，形成时能够降低其变形的风险，从而能够降低第二封装层与第一封装层之间起空包结构的风险。
-
公开(公告)号：CN117241620B
公开(公告)日：2024-09-13
申请号：CN202311184861.5
申请日：2023-09-13
申请人： 惠科股份有限公司
IPC分类号： H10K59/131 , H10K59/40 , G06F3/041
摘要： 本申请涉及显示技术领域，尤其涉及一种显示面板以及显示装置。包括驱动基板、导电围挡结构和触控电极层。导电围挡结构设置于驱动基板上，导电围挡结构包括从靠近驱动基板向远离驱动基板的方向上依次层叠设置的绝缘层和多个第一金属层，多个第一金属层在同一平面上间隔设置；触控电极层设置于导电围挡结构背离驱动基板的一侧，触控电极层包括多个第一触控电极，多个第一触控电极向第一金属层延伸，且相邻的第一触控电极通过第一金属层桥接。由此，每个第一触控电极通过相邻的第一金属层进行桥接，或者相邻的第一触控电极复用第一金属层进行信号传输。在制备触控电极层时，就可以减少复用的第一金属层对应的光罩，从而降低制造成本。
-
公开(公告)号：CN117135963B
公开(公告)日：2024-07-19
申请号：CN202311230052.3
申请日：2023-09-20
申请人： 惠科股份有限公司
IPC分类号： H10K59/122 , H10K59/121 , H10K59/131
摘要： 本申请提供一种显示面板以及显示装置，导电围挡结构包围容纳多个子像素；阴极与导电围挡结构的长边接触设置以使导电围挡结构内的多个子像素的阴极之间通过导电围挡结构的长边导通；在蒸镀阴极的过程中，蒸镀源的移动方向与导电围挡结构的长边方向相交。本申请所提供的显示面板能够将多个子像素设置在同一导电围挡结构内，相比于现有技术对每个子像素均提供一个导电围挡结构而言，能够节省在导电围挡结构的长边方向上的子像素之间的导电围挡结构，进而简化了导电围挡结构，并减小了导电围挡结构内多个子像素之间的间距，从而增大了显示面板的开口率，进一步提高了显示面板的显示效果，而且还大幅降低了制造显示面板的成本。
-
公开(公告)号：CN118335011A
公开(公告)日：2024-07-12
申请号：CN202410752580.3
申请日：2024-06-12
申请人： 惠科股份有限公司
IPC分类号： G09G3/3208
摘要： 本申请公开了一种驱动电路、驱动方法和显示装置，所述驱动电路包括多行栅极线以及多个栅极驱动单元，每行栅极线的输入端连接对应的一个栅极驱动单元的输出端，接收栅极驱动信号，以控制栅极线连接的薄膜晶体管的打开或关闭；其中，每行栅极线至少包括第一栅极线段和第二栅极线段，第一栅极线段与所述第二栅极线段之间设有第一刷新率调整电路；第一刷新率调整电路用于控制第一栅极线段和第二栅极线段之间的导通和关断。本申请将栅极线进行分段，通过设置刷新率调整电路控制栅极线段之间的导通和关断，实现不同分区不同刷新率的动态变化，不需要对应每个分区单独设置栅极驱动电路，避免边框增大，且增加走线难度。
-
公开(公告)号：CN116685168B
公开(公告)日：2024-07-09
申请号：CN202310783339.2
申请日：2023-06-28
申请人： 惠科股份有限公司
摘要： 本申请公开了一种显示面板和显示装置，所述显示面板包括显示区域和透射区域，所述显示面板对应所述透射区域设置有光学元件，所述显示面板包括多个第一像素点和多个第二像素点，所述第一像素点设置在所述透射区域，所述第二像素点设置在所述显示区域；所述第一像素点的有效发光面积小于所述第二像素点的有效发光面积；所述显示面板还包括至少一个第一感光单元，所述第一感光单元设置在所述透射区域，用于侦测所述透射区域的第一像素点的发光亮度。通过上述方案以侦测透射区域的发光亮度，并对透射区域进行亮度补偿，提升显示面板显示均一性。
-
公开(公告)号：CN118201419A
公开(公告)日：2024-06-14
申请号：CN202410235506.4
申请日：2024-02-29
申请人： 惠科股份有限公司
IPC分类号： H10K59/35 , H10K59/122
摘要： 本申请提供了一种像素结构和显示面板。本申请将隔离结构围设子像素，使得隔离结构不仅可以起到隔离子像素的作用以防止出现像素串扰现象，还能将子像素的阴极之间相互电连接，从而有利于子像素的阴极的整面连接。另外，相比于现有技术中采用金属掩膜版限定材料蒸镀区域，本申请中的隔离结构可以进一步减小子像素之间的间距，有效增加像素开口面积并减小像素电流密度，有效提升产品寿命；同时还能降低像素结构的生产成本。
-
公开(公告)号：CN117812933A
公开(公告)日：2024-04-02
申请号：CN202311851703.0
申请日：2023-12-28
申请人： 惠科股份有限公司
摘要： 本申请涉及一种显示面板及制备方法。该显示面板，包括阵列基板和依次形成于阵列基板上的发光功能层、封装层、遮光层及色阻层，发光功能层包括阵列分布的多个像素单元，至少部分像素单元包括多个显示子像素和至少一个干扰子像素，遮光层包括与干扰子像素对应的第一遮光单元，色阻层与显示子像素对应；其中，色阻层与阵列基板之间的距离大于第一遮光单元与阵列基板之间的距离。本申请通过使第一遮光单元与阵列基板之间的距离小于色阻层与阵列基板之间的距离，增大显示子像素的开口率，进而提高显示面板显示亮度。
-
-
-
-
-
-
-
-
-
搜索结果
92 条记录 (耗时 0.061 秒)
