公开(公告)号：CN105703778B

公开(公告)日：2019-02-12

申请号：CN201510918943.7

申请日：2015-12-10

Applicant: 延世大学校产学协力团

Inventor： 崔佑荣 ,  金圣根

IPC: H03M9/00

Abstract: 公开了一种串行化器，其包括：数据信号排列单元，将多个数据信号以预定相位间隔排列；转换检测单元，检测排列的数据信号之中的逻辑电平的转换来在所述逻辑电平的转换处生成切换信号；以及切换信号变换单元，将所述切换信号变换成通过串行化所述数据信号获得的串行数据信号。

公开(公告)号：CN105703778A

公开(公告)日：2016-06-22

申请号：CN201510918943.7

申请日：2015-12-10

Applicant: 延世大学校产学协力团

Inventor： 崔佑荣 ,  金圣根

IPC: H03M9/00

CPC classification number: H03M9/00 ,  H04L25/4904

Abstract: 公开了一种串行化器，其包括：数据信号排列单元，将多个数据信号以预定相位间隔排列；转换检测单元，检测排列的数据信号之中的逻辑电平的转换来在所述逻辑电平的转换处生成切换信号；以及切换信号变换单元，将所述切换信号变换成通过串行化所述数据信号获得的串行数据信号。