减少半导体器件中的接触电阻的工艺集成

    公开(公告)号:CN117256050A

    公开(公告)日:2023-12-19

    申请号:CN202280032510.X

    申请日:2022-05-06

    Abstract: 本文提供多种形成具有减少的源极/漏极接触电阻的纳米片场效应晶体管(FET)器件的方法。一些实施方式中,一种形成FET器件的法包括:蚀刻该纳米片FET器件的纳米片堆叠,而形成多个第一源极/漏极区域以及多个第二源极/漏极区域,该纳米片堆叠包括多个纳米片沟道层与多个牺牲纳米片层的交替层;经由选择性硅化工艺,在所述纳米片沟道层的端部处于该多个第一源极/漏极区域中沉积硅化物层,以控制在所述第一源极/漏极区域之间的所述纳米片沟道层的长度;以及执行金属填充工艺,而填充该多个第一源极/漏极区域,其中该金属填充物从最下方的纳米片沟道层延伸至最上方的纳米片沟道层之上,而助于该减少的源极/漏极接触电阻。

Patent Agency Ranking