-
公开(公告)号：CN118966368A
公开(公告)日：2024-11-15
申请号：CN202411036177.7
申请日：2024-07-30
摘要： 本发明实施例提供了一种电容仿真方法、装置、通信设备及存储介质，该方法包括：若包括端口的封闭间隙图形数量为预设数量，则预先设置单个电容的期望电容值、电容误差、封闭间隙图形的最小宽度；根据单个电容的期望电容值和电容误差分别确定第一阈值和第二阈值；判断单个电容的第一仿真结果是否符合第一预设条件；若符合第一预设条件，则确定单个电容仿真成功；若不符合第一预设条件，则对单个电容的面积或封闭间隙图形的宽度进行调整，直至单个电容的仿真结果符合第一预设条件。本发明通过自动调整单个电容的面积或者封闭间隙图形的宽度，实现对单个电容的自动仿真，解决了因人为手动多次地调整相关参数所导致的仿真效率低，仿真准确率低的问题。
-
公开(公告)号：CN118690712A
公开(公告)日：2024-09-24
申请号：CN202411199512.5
申请日：2024-08-29
摘要： 本申请实施例提供了一种设计任务的执行系统、方法、存储介质、电子设备，其中，该系统包括：中心节点；与中心节点通信的多个边缘计算节点；中心节点用于获取量子芯片的设计任务，并根据设计任务的任务类型将设计任务发送到多个边缘计算节点中的目标节点，以通过目标节点上的设计资源执行设计任务；任务类型用于指示设计量子芯片的设计步骤，多个边缘计算节点至少包括：用于执行版图设计的第一边缘计算节点，用于执行验证仿真的第二边缘计算节点，用于执行性能分析的第三边缘计算节点。因此，可以解决量子芯片设计过程中，如何有效的管理设计资源，以完成量子芯片的设计任务的问题。实现了合理管理设计资源的技术效果。
-
公开(公告)号：CN116976270A
公开(公告)日：2023-10-31
申请号：CN202311009200.9
申请日：2023-08-11
IPC分类号： G06F30/392 , G06N10/20
摘要： 本申请公开了一种量子芯片检测方法、装置、设备及介质，涉及电子设计自动化领域，包括获取量子芯片版图设计信息，获取基于业务需求输入的版图设计的属性标签信息；基于量子芯片版图设计信息和属性标签信息进行量子芯片的图形绘制封装操作，以得到量子器件；对当前的量子器件的约束规则进行配置，以得到包含目标约束规则的目标量子器件；利用属性标签信息计算目标约束规则中的预设检测项对应的实际检测值；基于实际检测值和预设检测项对应的预设阈值实现对目标约束规则的检测。通过本申请的上述技术方案，能够进一步简化量子芯片的设计规则检查流程。
-
公开(公告)号：CN118586348A
公开(公告)日：2024-09-03
申请号：CN202410706519.5
申请日：2024-05-31
IPC分类号： G06F30/392 , G06N20/00 , G06N10/40
摘要： 本发明提供量子芯片的版图设计方法、装置、电子设备及可读介质，应用于版图设计系统，其包括版图设计节点和版图设计区块链子链；获取版图设计文档，提取版图设计任务；基于版图设计节点执行任务的能力，将版图设计任务划分为版图设计子任务；基于版图设计节点执行任务的能力，确定版图设计子任务对应的目标版图设计节点，并确定目标版图设计区块链子链，将其添加至版图设计区块链主链中，得到版图设计区块链，为版图设计区块链部署子链版图设计执行区块链智能合约；利用版图设计区块链主链获取版图设计子任务；通过智能合约，触发目标版图设计区块链子链对版图设计子任务的执行，得到目标版图，为复杂量子芯片版图设计构建对应的版图设计区块链。
-
公开(公告)号：CN118378710A
公开(公告)日：2024-07-23
申请号：CN202410806083.7
申请日：2024-06-21
IPC分类号： G06N10/20
摘要： 本发明涉及量子处理器技术领域，公开了一种量子处理器及量子计算机，量子处理器包括多个量子比特层和控制层；量子比特层，包括第一衬底层和多个超导量子比特，多个超导量子比特位于第一衬底层的第一表面上且相互耦合；控制层，包括第二衬底层和多个第一控制线路，多个第一控制线路位于第二衬底层的第二表面上，第二表面和第三表面通过超导柱连接；多个第一衬底层在第二表面上间隔设置，第一量子比特层和第二量子比特层通过耦合器耦合，第一量子比特层和第二量子比特层为多个量子比特层中的其中两个。本发明能够在扩展超导量子比特数量的同时，不降低超导量子比特的性能且不引入额外的错误通道降低门操作的保真度。
-
公开(公告)号：CN116305666B
公开(公告)日：2024-09-10
申请号：CN202310540974.8
申请日：2023-05-11
摘要： 本申请公开了超导量子芯片的共面波导性能参数设计方法及相关组件，涉及超导量子芯片设计技术领域，包括：获取软件启动命令，以在软件启动命令的控制下打开预先针对超导量子芯片开发的单机版参数设计软件；通过单机版参数设计软件的参数设计界面上的参数输入框，获取用于计算目标超导量子芯片的共面波导性能参数的初始参数集；基于初始参数集中的导体参数、预设频率偏移值、衬底介电常数和真空光速，计算目标超导量子芯片的共面波导性能参数，得到目标超导量子芯片的共面波导特征阻抗、共面波导本征频率、共面波导自电容和耦合强度。无需利用人工的方式计算，减少计算所需的人力资源，适应不同的信号强弱环境下的超导量子芯片的性能参数的计算。
-
公开(公告)号：CN116744556A
公开(公告)日：2023-09-12
申请号：CN202310385046.9
申请日：2023-04-07
摘要： 本发明提供一种优化跨开槽信号走线的方法和PCB板，方法包括：在分割槽两侧以所述分割槽为中心等距设置过孔使得两个过孔到同一条跨开槽信号线的距离相等；以及在所述跨开槽信号线旁平行设置跨开槽走线，并通过所述两个过孔将所述跨开槽走线的两端分别连接至参考平面。本发明通过在走线附近添加跨越开槽的走线来减小串扰，通过调整开槽上方走线宽度来调节阻抗，使阻抗连续，本发明实现简单，占用布线面积小，不需增加额外电路，成本低。
-
公开(公告)号：CN118378710B
公开(公告)日：2024-09-17
申请号：CN202410806083.7
申请日：2024-06-21
IPC分类号： G06N10/20
摘要： 本发明涉及量子处理器技术领域，公开了一种量子处理器及量子计算机，量子处理器包括多个量子比特层和控制层；量子比特层，包括第一衬底层和多个超导量子比特，多个超导量子比特位于第一衬底层的第一表面上且相互耦合；控制层，包括第二衬底层和多个第一控制线路，多个第一控制线路位于第二衬底层的第二表面上，第二表面和第三表面通过超导柱连接；多个第一衬底层在第二表面上间隔设置，第一量子比特层和第二量子比特层通过耦合器耦合，第一量子比特层和第二量子比特层为多个量子比特层中的其中两个。本发明能够在扩展超导量子比特数量的同时，不降低超导量子比特的性能且不引入额外的错误通道降低门操作的保真度。
-
公开(公告)号：CN118159121A
公开(公告)日：2024-06-07
申请号：CN202410082032.4
申请日：2024-01-19
摘要： 本发明涉及器件制备领域，公开了一种单磁通量子脉冲器件及其制备方法，包括在纳米线的表面制作超导薄膜；在超导薄膜的表面制作第一图形化光刻胶；以第一图形化光刻胶作为掩膜刻蚀超导薄膜，露出纳米线，形成欠阻尼类型的约瑟夫森结；在欠阻尼类型的约瑟夫森结的两端制备超导电极；超导电极与欠阻尼类型的约瑟夫森结的端部连接；制备超导连接线，形成单磁通量子脉冲器件；通过第一目标方式将欠阻尼类型的约瑟夫森结转换为过阻尼类型的约瑟夫森结；第一目标方式包括施加静电场调整欠阻尼类型的约瑟夫森结的临界电流、升高温度调整欠阻尼类型的约瑟夫森结的临界电流。本发明无需制备厚度在纳米级别的金属薄膜，可以简化制作工艺。
-
公开(公告)号：CN117151233A
公开(公告)日：2023-12-01
申请号：CN202311108507.4
申请日：2023-08-30
IPC分类号： G06N10/20 , G06N10/40 , G06F30/392
摘要： 本发明涉及量子芯片技术领域，公开了一种量子芯片版图的生成方法、装置、装置优化方法及设备，该方法包括：基于理论电容值或者比特电容的面积，确定比特电容的单臂长度；利用单臂长度和第一绘制模板，生成比特电容的版图；基于理论谐振频率，确定谐振腔的长度；利用谐振腔的长度和第二绘制模块，生成谐振腔的版图；利用布局模板合并比特电容的版图和谐振腔的版图，以形成量子芯片版图，布局模板包括第一位置信息和第二位置信息，第一位置信息为目标器件的版图的位置信息，第二位置信息为比特电容的版图和谐振腔的版图之间的相对位置信息，目标器件为比特电容或者谐振腔。本发明能够缩减量子芯片版图的设计工作，提升量子芯片的生成效率。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.044 秒)
