公开(公告)号：CN100334709C

公开(公告)日：2007-08-29

申请号：CN01817996.7

申请日：2001-11-01

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉 ,  大塚信幸

IPC: H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/76858 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，其中包括：在半导体基片(1)上形成的绝缘膜(14)；在该绝缘膜(14)中形成的沟槽(14b)和通孔(14a)；在至少一个沟槽(14b)和通孔(14a)中形成并且由导电材料所制成以防止铜扩散的第一底层(16)；在第一底层(16)上的至少沟槽(14b)和通孔(14a)之一中形成并且由铜或铜合金所制成的主导电层(19)；以及通过CVD方法在主导电层(19)和第一底层(16)之间形成并且形成在第一底层(16)上的第二底层(17)，其具有在第二底层(17)和主导电层(19)之间的界面上固溶在主导电层中的金属元素。

公开(公告)号：CN1633708A

公开(公告)日：2005-06-29

申请号：CN01817996.7

申请日：2001-11-01

Applicant: 富士通株式会社

Inventor： 酒井久弥 ,  清水纪嘉 ,  大塚信幸

IPC: H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/76858 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，其中包括：在半导体基片(1)上形成的绝缘膜(14)；在该绝缘膜(14)中形成的沟槽(14b)和通孔(14a)；在至少一个沟槽(14b)和通孔(14a)中形成并且由导电材料所制成以防止铜扩散的第一底层(16)；在第一底层(16)上的至少沟槽(14b)和通孔(14a)之一中形成并且由铜或铜合金所制成的主导电层(19)；以及通过CVD方法在主导电层(19)和第一底层(16)之间形成并且形成在第一底层(16)上的第二底层(17)，其具有在第二底层(17)和主导电层(19)之间的界面上固熔在主导电层中的金属元素。

公开(公告)号：CN101615608A

公开(公告)日：2009-12-30

申请号：CN200910141124.0

申请日：2009-05-22

Applicant: 富士通株式会社

Inventor： 羽根田雅希 ,  清水纪嘉 ,  大塚信幸 ,  中尾嘉幸 ,  砂山理江 ,  田平贵裕

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L23/53238 ,  H01L21/2855 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76867 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及其制造方法，其中半导体器件包括：含有氧的绝缘膜，形成在半导体衬底上；凹部，形成在所述绝缘膜中；难熔金属膜，形成在所述凹部的内壁上；含有铜、锰以及镍的金属膜，形成在所述难熔金属膜上；以及铜膜，形成在所述金属膜上，以填充所述凹部。本发明能够降低锰从金属膜扩散进入填充于凹部中的铜膜，从而能够降低铜膜的阻抗增加。