公开(公告)号：CN103811049A

公开(公告)日：2014-05-21

申请号：CN201310556757.4

申请日：2013-11-11

Applicant: 富士通半导体股份有限公司

Inventor： 池田绅一郎 ,  小岛和美 ,  佐野弘幸

IPC: G11C11/4093

CPC classification number: G11C7/103 ,  G11C7/1036 ,  G11C2207/107

Abstract: 本发明提供了一种并串转换电路、接口电路和控制装置，其中该并串转换电路（310）包括调整电路（410），该调整电路接收具有多个位（D0至D3）的并行输入信号（IDQ0[0:3]）并且生成并输出具有多个位（DD0至DD3）的并行输出信号（DDQ0[0:3]）。耦合到调整电路（410）的转换电路（420）基于参考时钟信号（CK1）生成相对于参考时钟信号（CK1）具有相互不同的相位的多个时钟信号（CK2a，CK2b），并且根据所生成的多个时钟信号（CK2a，CK2b）串行地选择并行输出信号（DDQ0[0:3]）的多个位（DD0至DD3）以将并行输出信号（DDQ0[0:3]）转换成串行的1位输出信号（DQ0）。调整电路（410）以参考时钟信号（CK1）的一个周期的一半为时间单位调整并行输出信号（DDQ0[0:3]）的多个位（DD0至DD3）中的每个位的输出定时。