公开(公告)号：CN109166852A

公开(公告)日：2019-01-08

申请号：CN201811113251.5

申请日：2015-12-31

申请人： 富士通半导体股份有限公司

发明人： 置田阳一 ,  伊藤英树 ,  王文生

IPC分类号： H01L27/11502 ,  H01L27/11507

CPC分类号： H01L27/11507 ,  H01L28/56 ,  H01L28/57

摘要： 本公开涉及一种半导体器件及其制造方法，特别是一种制造半导体器件的方法，其包括：在半导体衬底之上形成绝缘膜；在绝缘膜上形成导电膜；在导电膜上形成介电膜；在介电膜上以一定间隔形成多个上电极；通过溅射法在上电极和介电膜上形成第一保护性绝缘膜；在该第一保护性绝缘膜形成之后，通过原子层沉积法在第一保护性绝缘膜上形成第二保护性绝缘膜，从而用第二保护性绝缘膜填充沿着介电膜的晶界的间隙；在第二保护性绝缘膜形成后，使导电膜形成图案以提供下电极。

公开(公告)号：CN105810686A

公开(公告)日：2016-07-27

申请号：CN201511021446.3

申请日：2015-12-31

申请人： 富士通半导体股份有限公司

发明人： 置田阳一 ,  伊藤英树 ,  王文生

IPC分类号： H01L27/115

CPC分类号： H01L27/11507 ,  H01L28/56 ,  H01L28/57 ,  H01L27/11502

摘要： 一种制造半导体器件的方法，其包括：在半导体衬底之上形成绝缘膜；在绝缘膜上形成导电膜；在导电膜上形成介电膜；在介电膜上以一定间隔形成多个上电极；通过溅射法在上电极和介电膜上形成第一保护性绝缘膜；通过原子层沉积法在第一保护性绝缘膜上形成第二保护性绝缘膜，从而用第二保护性绝缘膜填充沿着介电膜的晶界的间隙；在第二保护性绝缘膜形成为提供下电极之后使导电膜形成图案。

公开(公告)号：CN105810686B

公开(公告)日：2018-10-26

申请号：CN201511021446.3

申请日：2015-12-31

申请人： 富士通半导体股份有限公司

发明人： 置田阳一 ,  伊藤英树 ,  王文生

IPC分类号： H01L27/11502

CPC分类号： H01L27/11507 ,  H01L28/56 ,  H01L28/57

摘要： 一种制造半导体器件的方法，其包括：在半导体衬底之上形成绝缘膜；在绝缘膜上形成导电膜；在导电膜上形成介电膜；在介电膜上以一定间隔形成多个上电极；通过溅射法在上电极和介电膜上形成第一保护性绝缘膜；通过原子层沉积法在第一保护性绝缘膜上形成第二保护性绝缘膜，从而用第二保护性绝缘膜填充沿着介电膜的晶界的间隙；在第二保护性绝缘膜形成后，使导电膜形成图案以提供下电极。