公开(公告)号：CN111886695B

公开(公告)日：2024-11-01

申请号：CN201980021141.2

申请日：2019-09-17

Applicant: 富士电机株式会社

Inventor： 中山智矢 ,  大泽彰浩

IPC: H01L25/07 ,  H01L23/473 ,  H01L23/48 ,  H01L25/18

Abstract: 本发明提供一种半导体装置，包括：电路基板；布线图案；在与基板面平行的平面内沿着第1方向设置的第1半导体芯片和第2半导体芯片；将第1半导体芯片和布线图案相连接的第1引线框；以及将第2半导体芯片和布线图案相连接的第2引线框，第1引线框和第2引线框分别具有：设置在半导体芯片的至少一部分的上方的芯片接合部；设置在布线图案的至少一部分的上方的布线接合部；以及将芯片接合部和布线接合部进行连接的搭接部，在第1方向上，第1引线框的搭接部和第2引线框的搭接部之间的间隔小于第1引线框的芯片接合部和第2引线框的芯片接合部之间的间隔。

公开(公告)号：CN111886695A

公开(公告)日：2020-11-03

申请号：CN201980021141.2

申请日：2019-09-17

Applicant: 富士电机株式会社

Inventor： 中山智矢 ,  大泽彰浩

IPC: H01L25/07 ,  H01L23/473 ,  H01L23/48 ,  H01L25/18

Abstract: 本发明提供一种半导体装置，包括：电路基板；布线图案；在与基板面平行的平面内沿着第1方向设置的第1半导体芯片和第2半导体芯片；将第1半导体芯片和布线图案相连接的第1引线框；以及将第2半导体芯片和布线图案相连接的第2引线框，第1引线框和第2引线框分别具有：设置在半导体芯片的至少一部分的上方的芯片接合部；设置在布线图案的至少一部分的上方的布线接合部；以及将芯片接合部和布线接合部进行连接的搭接部，在第1方向上，第1引线框的搭接部和第2引线框的搭接部之间的间隔小于第1引线框的芯片接合部和第2引线框的芯片接合部之间的间隔。