存储器装置
    1.
    发明公开

    公开(公告)号:CN102194508A

    公开(公告)日:2011-09-21

    申请号:CN201110045395.3

    申请日:2011-02-22

    CPC classification number: G11C7/1036 G11C7/08

    Abstract: 本发明提供一种在串行接口方式的存储器装置中抑制电路规模的增加的同时使数据的读出高速化的存储器装置。EEPROM(100)包括:存储数据的存储器单元阵列(10);根据与时钟同步地串行输入的地址信号选择存储器单元阵列(10)的地址的行地址译码器(11)和列地址译码器(12);与数据的各位对应地一个一个设置的读出放大器(SA0~SA5、SA_M0、SA_M1);和与时钟同步地从顶端位起依次串行输出从这些读出放大器读出的数据的移位寄存器(15)。列地址译码器(12)通过在确定列地址信号的全部位之前,将顶端位的两个候补数据分别输入到两个读出放大器(SA_M0、SA_M1),从而开始两个候补数据的读出。

Patent Agency Ranking